<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Zynq中AXI4-Lite和AXI-Stream功能介紹

454398 ? 來源:瓜大三哥 ? 作者:米果不回來 ? 2020-09-27 11:33 ? 次閱讀

Zynq中AXI4-Lite功能

AXI4-Lite接口是AXI4的子集,專用于和元器件內的控制寄存器進行通信。AXI-Lite允許構建簡單的元件接口。這個接口規模較小,對設計和驗證方面的要求更少。AXI4-Lite接口的特性如下:

1) 突發長度為1。

2) 所有訪問數據的寬度和數據總線寬度相同。

3) 支持數據總線寬度為32位或64位。

4) 所有的訪問相當于AWCACHE和ARCACHE等于b0000(非緩沖和非緩存)。

5) 不支持互斥性操作。

Zynq中AXI-Stream功能

AXI-Stream協議作為一個標準接口,用于連接數據交換元件。接口將產生數據的一個主設備和接收數據的一個從設備連接。當很多元件和從元件連接時,也能使用該協議。協議支持使用具有相同設置共享總線的多個數據流。該協議允許建立一個互聯結構。

接口描述如下:

TVALID和TREADY握手信號用來確定跨接口數據的時間。雙向的流控制機制使得主設備和從設備能夠控制跨接口所發送的數據和控制信息的速度

一個主設備不允許在確認TVALID前,等待確認TREADY。一旦確認TVALID,必須一致保持這個狀態,知道產生握手信號。

在確認相應的TREADY信號前,一個從設備允許等待確認TVALID。

如果從設備確認了TREADY,在TVALID信號確認前,允許不確認TREADY。

1. TVALID在TREADY前的握手信號

上圖給出了TVALID在TREADY前的握手信號,從圖中可以看出,主設備給出數據和控制信號,并且確認TVALID信號為高。一旦主設備確認了VALID,來自主設備的數據或從設備控制信息保持不變。這種狀態一直保持到從設備驅動TREADY信號為高位置,它用來表示從設備可以接收數據和控制信號。在這種情況下,一旦從設備確認TREADY為高,則開始進行傳輸。

2. TREAD在TVALID之前的握手信號

上圖給出了TREADY在TVALID前的握手信號,從圖中可以看出,在數據和控制信息有效前,從設備驅動TREADY信號為高。這表示,從設備可以在一個ACLK周期內接收數據和控制信息。在這種情況下,一旦主機確認TVALID信號為高,則開始傳輸。

3. TVALID和TREADY握手

上圖給出了TVALID和TREADY握手的圖,在ACLK一個周期內,主設備確認TVALID為高,從設備確認TREADY為高,則開始傳輸。

本文轉自: 瓜大三哥,作者:米果不回來

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Zynq
    +關注

    關注

    9

    文章

    600

    瀏覽量

    46764
  • AXI
    AXI
    +關注

    關注

    1

    文章

    126

    瀏覽量

    16326
  • AXI4
    +關注

    關注

    0

    文章

    18

    瀏覽量

    8845
  • 控制寄存器
    +關注

    關注

    0

    文章

    34

    瀏覽量

    11440
收藏 人收藏

    評論

    相關推薦

    Xilinx zynq AXI總線全面解讀

    ,是面向地址映射的接口,允許最大256輪的數據突發傳輸; (B)AXI4-Lite:(For simple, low-throughput memory-mapped communication )是一個輕量級的地址映射單次傳輸接口,占用很少的邏輯單元。 (C)AXI4-Stre
    的頭像 發表于 12-04 12:22 ?6436次閱讀
     Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>總線全面解讀

    XADC和AXI4Lite接口:定制AXI引腳

    你好,我有一個關于XADC及其AXI4Lite接口輸入的問題。我想在Microzed 7020主板上測試XADC,在通過AXI4Lite接口將Zynq PL連接到XADC向導(參見第一個附件)之后
    發表于 11-01 16:07

    可以在EDK中使用Axi4Stream接口/總線嗎?

    的模塊的數據。有人可以告訴我如何將Zynq PS(獨立)連接到我的模塊,以及AXI4stream的參考API以及之后的AXI4Lite API嗎?非常感謝期待!我讀了Xapp745:處理器控制Vhls
    發表于 02-28 13:47

    請問可以使用AXI-Stream Broadcaster作為AXI開關嗎?

    我們可以使用AXI-Stream Broadcaster作為AXI開關嗎?如果可能,我們需要控制切換哪個信號?我想開發小型應用程序,它涉及廣播AXI流數據并將AXI流數據切換到特定的從
    發表于 05-07 09:42

    AXI4-lite端口可以保持未連接狀態嗎?

    我必須通過AXI4-lite接口配置Jesd204b核心,或者我可以簡單地將AXI4-lite端口保持未連接狀態(強制接地)?Jesd204核心示例top沒有提供有關AXI4-Lite端口配置的指導。
    發表于 05-15 09:30

    AXI-stream數據傳輸過程

    。AXI4-Stream的核心思想在于流式處理數據?!   D 4?58 AXI-Stream Interface  全局信號  1.ACLK 全局時鐘信號,在上升沿時對信號采樣。所有的輸入信號都通過上升沿采集,所有
    發表于 01-08 16:52

    AXI接口協議詳解

    1、AXI接口協議詳解  AXI 總線  上面介紹了AMBA總線的兩種,下面看下我們的主角—AXI,在
    發表于 10-14 15:31

    一文詳解ZYNQ中的DMA與AXI4總線

    ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在
    的頭像 發表于 09-24 09:50 ?4551次閱讀
    一文詳解<b class='flag-5'>ZYNQ</b>中的DMA與<b class='flag-5'>AXI</b>4總線

    ZYNQ中DMA與AXI4總線

    和接口的構架 在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream
    的頭像 發表于 11-02 11:27 ?4002次閱讀
    <b class='flag-5'>ZYNQ</b>中DMA與<b class='flag-5'>AXI</b>4總線

    AXI-Stream代碼

    AXI-Stream代碼詳解 AXI4-StreamAXI4的區別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數據的概念了,只有簡單的發送與接收說法,減少了延時,允許
    的頭像 發表于 11-05 17:40 ?3027次閱讀
    <b class='flag-5'>AXI-Stream</b>代碼

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數據流。從字面意思去理解
    的頭像 發表于 07-04 09:40 ?6473次閱讀

    使用AXI4-Lite將Vitis HLS創建的IP連接到PS

    AXI 基礎第 6 講 - Vitis HLS 中的 AXI4-Lite 簡介中,使用 C 語言在 HLS 中創建包含 AXI4-Lite 接口的 IP。在本篇博文中,我們將學習如何導出 IP
    發表于 08-02 09:43 ?668次閱讀
    使用<b class='flag-5'>AXI4-Lite</b>將Vitis HLS創建的IP連接到PS

    Xilinx FPGA AXI4總線(一)介紹AXI4】【AXI4-Lite】【AXI-Stream

    從 FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
    發表于 06-21 15:21 ?1961次閱讀
    Xilinx FPGA <b class='flag-5'>AXI</b>4總線(一)<b class='flag-5'>介紹</b>【<b class='flag-5'>AXI</b>4】【<b class='flag-5'>AXI4-Lite</b>】【<b class='flag-5'>AXI-Stream</b>】

    自定義AXI-Lite接口的IP及源碼分析

    在 Vivado 中自定義 AXI4-Lite 接口的 IP,實現一個簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯結構上,通過 ZYNQ 主機控制
    發表于 06-25 16:31 ?2241次閱讀
    自定義<b class='flag-5'>AXI-Lite</b>接口的IP及源碼分析

    AXI傳輸數據的過程

    AXI-Stream,其中AXI-LiteAXI-Full都是基于memory map的形式實現數據傳輸(即包括地址總線),而AXI-Stream是以數據流的形式傳輸,無地址。 ?其
    的頭像 發表于 10-31 15:37 ?543次閱讀
    <b class='flag-5'>AXI</b>傳輸數據的過程
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>