實現異構集成與小芯片優勢的關鍵“互連”

精心設計的互連對于實現異構集成和小芯片的優勢至關重要。

隨著芯片行業逐漸由單片平面芯片模式演進至封裝內芯片與小芯片集成的趨勢，設計和制造互連變得越來越復雜，對設備可靠性也越來越重要。

曾經簡單的鋪設一條銅導線這樣簡單的事情已經演變成數以萬計的微凸塊、混合鍵合、硅通孔 (TSV) 甚至光纖接頭。主要目標仍然是使用盡可能低的功率，以最小的 RC 延遲盡快將信號從 A 點發送到 B 點，同時確保這些信號完好無損并到達目的地。但讓所有這些工作發揮作用是一個越來越大的挑戰。

隨著數據速率的提高，我們突破了物理通道上可以推送的數據的極限，將需要并行處理或嵌套并行處理來提高速度。這意味著比以往任何時候都需要更多的互連。

這對于小芯片來說是顯而易見的，其中數據需要流入和流出小芯片以將其連接到封裝中的其他組件。這種方法可能更復雜，但在功率方面有顯著的回報。

Ansys半導體部門產品營銷總監 Marc Swinnen 表示：“常規芯片的輸出引腳上有大功率驅動器，這些驅動器的強度足以通過 PCB 上相對較大且較長的信號跡線驅動電信號。但是小芯片不需要那些真正大的驅動器，因為 2.5D 互連要小得多，因此您可以在每個芯片上使用更小的 I/O 驅動器來節省空間和功耗?！?/p>

這種轉變的主要原因是將更多功能封裝到固定區域的物理原理。雖然數字邏輯將擴展到單埃范圍，但縮小線徑會增加電阻和電容，同時增加一系列新的物理效應。設備可能運行得更熱，信號可能運行得更慢，并且信號完整性變得更難以維護?？朔@些問題需要具有更高電子遷移率和更廣泛的關鍵數據路徑的新材料。它還需要深入了解設備在不同工作負載下的運行方式，這可能會影響沿 x、y 和 z 軸互連的整體布局。

Arteris解決方案和業務開發副總裁 Frank Schirrmeister 表示：“你將芯片上原來的內容分解為更廣泛的多個小芯片。芯片上的通信方式需要擴展到小芯片之間的通信方式，但這與您在小芯片之間使用的基板無關。芯片上的模塊的復雜性已經增加?！?/p>

隨著 90 年代末芯片變得越來越大，業界開始關注如何連接它們，從而出現了虛擬套接字集成方案和針對每種情況量身定制的各種總線。由于塊的數量變得難以管理，因此出現了測試總線、高性能總線、外圍總線等。隨著時間的推移，總線系統變得過于耗能，這導致了協議的開發以減少開銷。

Arm 開始通過創建高級微控制器總線架構(AMBA) 來解決這一問題，這是一種用于 SoC 中模塊連接和管理的開放標準。在過去的 30 年里，AMBA 進行了修訂和擴展，制定了多個二級協議。最近，Arm 宣布了新的CHI C2C 規范，將 AMBA 擴展到 Chiplet。

?互連協議

豐富的互連 PHY 和協議具有一定的諷刺意義?！皢纹酒脑缙诰薮髢瀯葜皇菦]有互連，”Swinnen 說?！皬募夹g上講是有的，但它們都是在一個工藝步驟中制成的。有一條規則說，系統的可靠性會隨著系統中互連數量的增加而下降。盡管如此，現在還有更多的聯系。即使是普通的 2.5D 設計也很容易有 500,000 個凹凸?！?/p>

此外， Fraunhofer IIS 自適應系統工程部高效電子部門負責人 Andy Heinig 表示，可靠性復雜化可能是不可避免的?！霸谀硞€時刻，組裝技術正在鏈接，例如，從焊球到銅柱，或者后來到混合鍵合。借助新的裝配技術，我們可能會看到一些新的可靠性問題。在這里，小芯片接口可能會帶來新的挑戰，因為某個區域的互連數量相當高?！?/p>

然而，精心設計的互連對于實現異構集成和小芯片的優勢至關重要。隨著越來越多的信號和不斷增長的數據量必須在越來越復雜的布局中傳輸，由于如此多的連接導致延遲增加，互連可能成為瓶頸。

“您的速度取決于設計中最慢的互連，” Synopsys高性能計算 IP 解決方案產品管理副總裁 Mick Posner 指出。

圖 1：互連現在是瓶頸嗎？來源：新思科技

?互連分類和層次結構

在多層集成電路中，薄的、短的局部互連提供片上連接，而厚的、長的全局互連在不同的塊之間傳輸。正如Lam Research技術總監Larry Zhao所詳細描述的那樣，硅通孔（TSV）允許信號和功率從一層傳輸到下一層。

2.5D（以及未來的 3D-IC）小芯片互連與傳統 PCB 互連之間的主要區別在于，2.5D 具有更薄、密度更高的互連，而且通常也更短。TSV、微凸塊和混合鍵合等新功能也使互連圖變得復雜，特別是對于 3D 集成而言。

“從好的方面來說，這意味著 2.5D 小芯片之間的通信比 PCB 更快、帶寬更高、功耗更低，”Swinnen 說?！叭秉c是它比 PCB 技術更昂貴。許多高速信號需要通過全面的電磁耦合分析進行設計，這比留在芯片上時可以使用的更簡單的 RC 建模更復雜?！?/p>

然而，IR 壓降和 RC 延遲等問題開始降低性能。為此，業界計劃通過芯片背面供電，從而減少設備上金屬層的布線擁塞。這有助于保持整個設備的信號完整性，同時也確保晶體管接收足夠的功率，但它增加了全新的復雜性，而大批量制造尚未完全解決這一問題。

圖 2：互連的工作分類。來源：英特爾

隨著標準的不斷變化和更詳細的變體的出現，互連解決方案的選擇變得更加復雜，它提供了定義的節點。

“如果您查看 SoC 內的互連，您會立即想到 AMBA 總線之類的東西，”Synopsys 的 Posner 說道?！半S著流媒體接口、CHI 等擴展的發展，以及在芯片上擴展到更多網絡的擴展?！?/p>

Arteris 專注于擴展異構、塊到塊拓撲以及將 SoC 劃分為多個芯片的網狀拓撲的可擴展性?！斑@是一個因協議而變得復雜的過程，而版本的采用沖突又使這個過程變得更加復雜，”Schirrmeister 說?！按蠖鄶蹬c RISC 合作的公司都選擇了 CHI，因此問題就在細則中：他們使用的是哪個版本？例如，最新的 Arm 內核具有 CHI-e 接口，而較舊的 Arm 內核具有 CHI-b 接口。你要經歷版本控制，并且在不同的版本中擁有不同的功能?！?/p>

這意味著溝通和兼容性至關重要。

?簡化互連協議選項

英特爾內存和 I/O 技術部高級研究員兼聯席總經理 Debendra Das Sharma 表示，協議的激增不太可能、也不應該很快得到遏制?！坝行┤隋e誤地認為應該有一個互連來完成這一切。這是不正確的。我相信業界已經聚集在正確的互連集周圍——用于封裝內的 UCIe、用于封裝外的 PCIe 和 CXL、以及機架/pod 級以及用于網絡的以太網?！?/p>

因此，所有這些互連都可以相互通信非常重要，并且互操作性仍然是設計人員的必要目標。Synopsys 接口 IP 首席產品經理 Priyank Shukla 表示：“為了應對多重互連的這些挑戰，業界確實需要一個可縱向擴展和橫向擴展的互操作標準?！?“整個生態系統正在努力整合并匹配這種性能。我們看到UltraEthernet Consortium提供了一個可以橫向擴展的后端網絡，而AMD擁有可以提供緩存一致性的開放結構和CXL技術。對于芯片到芯片的分割，UCIe 是最佳選擇。這些可互操作的開放標準為解決行業面臨的互操作性問題提供了創新?！?/p>

?小芯片

雖然不同的實現有不同的互連，但小芯片互連有明顯的標準化趨勢。Cadence?Silicon Solutions Group 產品營銷總監 Mayank Bhatnagar 表示：“即使是擁有連接兩端的用戶也傾向于采用標準，因為他們希望從 UCIe 等大型標準組織所做的集體工作中受益?！?“我們永遠不會有足夠的工程師來設計所有可能的互連，并且依靠標準可以讓用戶從該領域其他人的集體工作中學習?！?/p>

與此同時，先進封裝供應鏈的緊張也促使更多用戶考慮有機封裝。Bhatnagar 表示：“有機封裝也稱為標準封裝，可以縮短周轉時間，并且支持的帶寬密度可以滿足許多最初認為其設計需要先進封裝的客戶的需求?！?/p>

盡管如此，隨著行業向小芯片發展，仍然存在一個尚未解決的關鍵問題?！靶⌒酒ミB的一個非常重要的挑戰來自這樣一個事實：沒有人可以像以前那樣通過用針或探針卡探測來測試接口，”弗勞恩霍夫協會的 Heinig 指出?！叭绻麊硬怀晒蛘咴诓僮鬟^程中出現一些錯誤，這樣的測試是必要的。在這里，我們需要新的解決方案，例如片上監控和測試?！?/p>

?應對新的復雜性

隨著新的 2.5/3D 封裝設計的復雜性日益增加，對新解決方案的需求是一個重要方面，產品開發現已跨學科化，引入了不同的專業領域和不同的分析工具。

“高速數字、射頻、光子學、電力電子、ASIC 設計、熱、機械等都必須緊密結合在一起，”是德科技的 Mueth 說道?！斑@是復雜性的一個維度，這些學科通常是相互依賴的，使設計過程進一步復雜化。需求、流程和數據必須在設計、測試和制造的整個工程生命周期中進行管理，這給產品開發工作增加了更多的復雜性。最后，小芯片必須在更高級別的分層系統中運行，因此必須考慮自上而下的設計和自下而上的驗證元素?！?/p>

圖 3：當前行業的復雜性。來源：是德科技