基于FPDP的高速數據傳輸系統設計

基于FPDP的高速數據傳輸系統設計

隨著(zhù)電子技術(shù)的高速發(fā)展，越來(lái)越多的信號處理系統，需要高速的數據采集和大吞吐量的數據傳輸，來(lái)實(shí)現數據的高速實(shí)時(shí)處理能力。在雷達系統中，原始數據中包含豐富的信息，及時(shí)獲得原始數據并進(jìn)行實(shí)時(shí)分析就顯得尤為重要，因此在雷達處理機中需要大量使用板間通信，并保證板間數據傳輸具有高速性和可靠性。單板系統已經(jīng)不能滿(mǎn)足需求，需要多板共同實(shí)現。

　　FPDP總線(xiàn)可用于兩個(gè)或多個(gè)VME板之間的高速數據傳輸，其數據傳輸速率可達160 MB／s。FPDP總線(xiàn)位于VME板卡的前面板，完全不影響位于背板插槽的VME總線(xiàn)。在實(shí)際應用中，一塊VME板卡允許有多個(gè)FPDP端口。因此，在雷達系統中，可使用FPDP總線(xiàn)必將提高數據傳輸和處理能力。

　　1 FPDP總線(xiàn)概述

　　FPDP(Front Panel Data Port，前面板數據端口)總線(xiàn)最初是由加拿大的Interactive Circuits and Sys-tems Ltd(ICS)公司開(kāi)發(fā)，后經(jīng)VSO(VITA Stand-ards Organization)組織提出并形成標準協(xié)議。FPDP總線(xiàn)是32位的并行同步總線(xiàn)，通過(guò)80芯的扁平連接電纜進(jìn)行板間連接。主要用于兩個(gè)或多個(gè) VME總線(xiàn)板卡間進(jìn)行高速數據傳輸。

　　FPDP總線(xiàn)上的設備可以有：

　　(1)FPDP主發(fā)送設備(FPDP／TM：FPDPTransmitter Master)，主發(fā)送設備是數據傳輸的源端，并產(chǎn)生所有其他板需要的時(shí)鐘及相關(guān)時(shí)序信號；

　　(2)FPDP主接收設備(FPDP/RM：FPDP Re-ceiver Master)，主接收設備是數據傳輸的末端，用于接收數據和終止控制信號；

　　(3)FPDP接收設備(FPDP／R：FPDP Receiv-er)，接收設備只是接收數據，沒(méi)有終止控制信號，允許數據傳輸繼續下去。

　　FPDP總線(xiàn)上必須至少有一個(gè)主發(fā)送設備和一個(gè)主接收設備。但可以有多個(gè)接收設備，從而可以實(shí)現“多點(diǎn)”傳送。在某一時(shí)刻，總線(xiàn)中只有一個(gè)主發(fā)送設備，傳輸以單方向進(jìn)行，故在總線(xiàn)上的設備之間也就不存在總線(xiàn)的競爭和沖突問(wèn)題。所以FPDP總線(xiàn)協(xié)議不包含地址和仲裁周期，從而可以實(shí)現高速數據傳輸。

　　雖然FPDP總線(xiàn)為單向傳輸，但可以通過(guò)硬件鏈路開(kāi)關(guān)或者軟件手段對FPDP總線(xiàn)的發(fā)送設備與接收設備進(jìn)行配置，實(shí)現分時(shí)復用的雙向數據傳輸。

　　2 設計實(shí)例

　　在雷達系統中，原始數據(有關(guān)目標的距離、方問(wèn)、速度等狀態(tài)參數)的變化對于成像結果有著(zhù)十分重要的影響。因此能不能夠實(shí)時(shí)傳輸采集到的原始數據并進(jìn)行有效分析，將直接影響到成像質(zhì)量的好壞。

　　在該設計中，FPGA的數據通道采用FPDP總線(xiàn)結構，分別與A／D板、DSP板相連，進(jìn)行實(shí)時(shí)高速數據傳輸。A／D板負責對回波信號進(jìn)行高速采集，DSP板接收FPGA發(fā)送過(guò)來(lái)的合成數據進(jìn)行后期處理。FPDP接收模塊負責接收來(lái)自A／D板的原始回波數據，FPDP發(fā)送模塊負責把原始回波數據及其他飛機參數打包并以FPDP協(xié)議的形式發(fā)送給DSP板。如圖1所示。

　　A／D板與DSP板的數據接口均為FPDP總線(xiàn)結構，發(fā)送方式為單幀模式。對于單幀數據傳輸模式，同步信號SYNCn應該先于第一個(gè)發(fā)送的數據，此時(shí)數據有效信號(DVALIDn)仍為高，指示數據無(wú)效。在進(jìn)行數據傳輸時(shí)，將DVALIDn信號有效，在時(shí)鐘STROB(或PSTROBE)上升沿的同步下將發(fā)送數據驅動(dòng)到FPDP的數據總線(xiàn)上。在時(shí)鐘STROB(或PSTROBE)上升沿，接收設備對D[31．．0]和DVALIDn信號進(jìn)行采樣。若 DVALIDn為低，則認為發(fā)送過(guò)來(lái)的數據是有效的。單幀數據傳輸波形圖，如圖2所示。

　　為了滿(mǎn)足信號處理機實(shí)時(shí)處理的要求，要求輸入到DSP板的原始數據符合處理的數據格式。而采集到的數據需按一定格式打包，稱(chēng)為數據合成。FPGA要將來(lái)自不同設備的數據合成為所需的幀格式后轉發(fā)到DSP板。這樣，DSP板在獲得數據幀后就可以直接進(jìn)行處理而不必再有格式轉換的開(kāi)銷(xiāo)。其原理圖，如圖3所示。

　　由于FPDP總線(xiàn)傳輸實(shí)時(shí)性要求很強，在傳輸過(guò)程中不允許數據丟失，具有數據量大、傳輸速度高等特點(diǎn)。因此，FPDP接收邏輯應在接收到原始回波數據后，盡快發(fā)送給DSP板。否則，將造成數據堵塞、丟失及紊亂，嚴重影響后端的成像處理，因此在FPDP總線(xiàn)收發(fā)邏輯之間引入一個(gè)數據緩沖區FIFO，暫存原始回波數據。

　　FPDP接收邏輯接收來(lái)自A／D板的回波數據，主要負責對數據緩沖區FIFO的寫(xiě)入操作。其工作流程如下：在FPDP總線(xiàn)數據有效(DVALIDn為低) 時(shí)，FIFO的寫(xiě)請求Wr-req信號有效，此時(shí)數據隨著(zhù)寫(xiě)時(shí)鐘信號(Wr-clk即AD板發(fā)送過(guò)來(lái)的Ad-strob信號)寫(xiě)入FIFO。若FPDP總線(xiàn)數據無(wú)效，此時(shí)FIFO的寫(xiě)請求信號也無(wú)效，數據不能寫(xiě)入FIFO。

?　　FPDP發(fā)送邏輯接負責將回波數據和其他飛機參數按照一定的格式打包，并經(jīng)由FPDP總線(xiàn)發(fā)送出去。其工作流程如下：FIFO的讀請求Rd-req信號由發(fā)送時(shí)序計數器產(chǎn)生，當計數器的計數值為一定值(A／D采集滿(mǎn)一幀數據)時(shí)，Rd-req有效，隨著(zhù)讀時(shí)鐘(Rd-clk即A／D板時(shí)鐘 AD_strob)信號，數據從FIFO中讀出，此時(shí)計數器清零。數據按一定格式打包后，按FPDP單幀傳輸模式將打包數據送入DSP板。

　　FPDP發(fā)送邏輯應當在FPDP同步信號SYNCn到來(lái)后立即啟動(dòng)數據發(fā)送，這樣大大增強了數據傳輸的實(shí)時(shí)性和可靠性。值得注意的是，A／D板傳來(lái)的第一組回波數據來(lái)不及打包傳送給DSP板，因此要在FIFO中累積一組回波數據后再開(kāi)始往DSP板發(fā)送數據，這樣每次發(fā)給DSP板的一幀數據中，回波數據應為上一次A／D板發(fā)來(lái)的數據，這樣可以保證不丟失回波數據，只是最后一組回波數據仍然會(huì )存在于時(shí)序板中，采集不到，應當丟棄。

　　特別地，由于模塊的輸入輸出功能已確定，所以作為A／D板接收端的方向信號DIRn不被使用，而作為DSP板發(fā)送端的DIRn信號則常接低。對于輸入的 SUSPENDn和NRDYn信號，A／D采集板對NRDYn信號不響應，所以FPGA對這兩個(gè)信號也不響應，避免干擾AD采集板的數據采集。

　　3 設計仿真

　　以下給出了基于Quartus 6．0的一段波形仿真圖，如圖4所示。

　　如圖4所示，為FPDP發(fā)送邏輯的仿真圖，其中FPDI_SUSPEND和FPDI_NRDY始終無(wú)效(為高)，在發(fā)送數據前FPDO_SYN先有效(為低)，此時(shí)FPDO_DVALID仍無(wú)效(為高)。在傳輸數據時(shí)，FPDO_DVALID有效(為低)，在時(shí)鐘FPDO_STROBP的上升沿將數據通過(guò) FPDP總線(xiàn)送出。

　　4 結束語(yǔ)

　　從以上的分析得出以下結論：

????? (1)該設計中，FPDP總線(xiàn)以其特有的前面板方式和傳輸機制，有效地解決了多塊板卡間的高速數據傳輸問(wèn)題；

????? (2)FPDP數據的高速、實(shí)時(shí)接收和發(fā)送是難點(diǎn)。該設計采用了一個(gè)片內FIFO緩沖區解決了此問(wèn)題。片內FIFO集成度高、占用資源少，有效地解決了系統需求；

????? (3)該設計使用同步信號作為接收幀的有效標志，提高了系統的實(shí)時(shí)性和可靠性。