有什么辦法能解決標準FPGA資源豐富卻浪費的問題嗎？嵌入式FPGA可以

FPGA以計算速度快、資源豐富、可編程著稱，之前一直應用于高速數字信號領域和ASIC驗證。隨著邏輯資源的豐富和編程工具的改進，FPGA在機器學習和硬件加速上得到越來越多的重視，目前數據中心已經大量采用，大數據、云計算領域逐步采用FPGA器件。但是除了這些對計算能力和邏輯資源要求很高的應用，市面上還有很多功能簡單的小型應用，如果采用現有的“大而全”的FPGA產品，不僅價格昂貴，而且資源浪費。于是有人想到了定制化服務，這樣可以讓工程師根據產品需求定制合適的FPGA產品，從而達到節約成本和功耗的目的，嵌入式FPGA有望解決這一問題。

最近，Achronix為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。其市場營銷副總裁Steve Mentor介紹，“Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨立芯片上無法實現的功能。利用Speedcore custom blocks定制單元塊，客戶可以獲得ASIC級的效率并同時保持FPGA的靈活性，從而帶來了一種可以將功耗和面積降至最低、同時將數據流通量最大化的高效實現方式?！?/p>

通過兩層裁剪讓芯片面積縮小多達6倍

FPGA用戶都指導，標準FPGA不僅包含FPGA內核中的邏輯設計、各種存儲器、DSP以及布線，而且還包含內核以外的可編程I／O、SerDes以及各種接口控制器，這就使得芯片資源豐富，但體積龐大，成本昂貴，因此要實現成本的縮減就要裁掉設計中不必要的資源。Achronix的做法是進行了兩層裁剪：

如圖所示，第一層裁剪將外部的可編程I／O、SerDes以及各種接口控制器進行裁剪，只留下FPGA內核，這樣面積可以縮小50％。

如圖所示，裁剪掉外圍模塊以后，FPGA內核是否可以進一步縮??？那么，先從FPGA內核的結構分析，Steve Mentor指出，“Microsoft在其有關Catapult項目的白皮書中講了一種云規模的加速架構，包括殼（shell）和應用（Application），其中shell布局IO及與電路板相關的邏輯電路，應用是核心邏輯，Shell占據了44％的總面積?！?/p>

Achronix進行了第二層裁剪，將shell去掉，剩下由用戶定義功能的Fusion Custom Block定制單元塊，包含在Speedcore的可編程結構中。經過這道裁剪，芯片面積縮減高達75％。

如何定義Fusion Custom Block單元塊？

如何實現定義，這是很多用戶最關心的問題。Steve Mentor解釋，“Achroinx使用內部工具來分析客戶的設計，以識別出可以用Fusion Custom Block單元塊開進行優化的潛在功能，比如經常使用的重復性功能，從而實現面積縮減、性能提高和功耗降低?，F在，Achronix eFPGA IP產品在添加了Speedcore custom blocks定制單元塊以后，就使其在擁有可編程性的同時還能夠擁有ASIC級的性能以及高片芯面積效率?！?/p>

FPGA設計中開發工具很關鍵，Achronix也提供了ACE設計工具，可以全面支持Speedcore custom blocks定制單元塊，可以與存儲器和DSP單元塊相同的方式，提供從設計捕獲到比特流生產和系統調試等功能。

Achronix為每個Speedcore custom blocks定制單元塊創建了一種獨有圖形化用戶接口（GUI），它可以管理所有的配置規則。ACE擁有Speedcore custom blocks定制單元塊所有配置的完整的時序細節，支持ACE去完成各種設計基于時序的布局和布線?？蛻艨梢杂脧姶蟮陌鎴D規劃器來優化設計，并為所有的單元實例去制定局域或者定點的任務安排。ACE還包括一個關鍵路徑分析工具，它可以支持客戶去分析時序?？蛻暨€可以使用ACE強大的Snapshot嵌入式邏輯分析儀，去創建復雜的觸發器并展示Speedcore內的實時信號。

eFPGA既然如此靈活，那么它是否會在未來代替FPGA？Steve Mentor表示，“目前來看，標準FPGA的市場占有率大概是80％，eFPGA是20％，復雜應用的客戶中有人愿意在ASIC設計中加入eFPGA，簡單應用的客戶有些愿意用eFPGA來代替標準FPGA完成設計，但是兩者針對的客戶群不同，會長期共存?！?/p>

“正是eFPGA的市場需求旺盛，Achronix在2017年實現了強勁的銷售收入及業務增長，預計銷售將超過1億美元。與TSMC和做的16nm產品已經量產，7nm產品預計在2018年上半年完成測試芯片和首批設計?！?Steve Mentor補充。