FPGA學習：電源電路設計

與任何電子元器件一樣，FPGA器件需要有電源電壓的供應才能工作。尤其對于規模較大的器件，其功耗也相對較高，其供電系統的好壞將直接影響到整個開發系統的穩定性。所以，設計出高效率、高性能的FPGA供電系統具有極其重要的意義。

不同的FPGA器件、不同的應用方式會有不同的電壓電流的需求。如圖2.4所示，簡單的歸納，可以將FPGA器件的電壓需求分為三類：核心電壓、I/O電壓和輔助電壓。

圖2.4 FPGA器件的供電電壓

核心電壓是FPGA內部各種邏輯電路正常工作運行所需要的基本電壓，該電壓用于保證FPGA器件本身的工作。通常選定某一款FPGA器件，其核心電壓一般也都是一個固定值，不會因為電路的不同應用而改變。核心電壓值可以從官方提供的器件手冊中找到。

I/O電壓顧名思義便是FPGA的I/O引腳工作所需的參考電壓。在引腳排布上，FPGA與ASIC最大的不同，便是FPGA所有的可用信號引腳基本都可以作為普通I/O使用，其電平值的高低完全由器件內部的邏輯決定。當然了，它的高低電平標準也受限于所供給的I/O電壓。任何一片FPGA器件，它的I/O引腳通常會根據排布位置分為多個bank。同一個bank內的所有I/O引腳所供給的I/O電壓是共用的，可以給不同的bank提供不同的I/O電壓，它們彼此是不連通的。因此，不同bank的不同I/O電壓為FPGA器件的不同接口應用提供了靈活性。這里舉一個例子，Cyclone IV系列器件的某些bank支持LVDS差分電平標準，此時器件手冊會要求設計者給用于LVDS差分應用的bank的I/O電壓供2.5V電壓，這就不同于一般的LVTTL或LVCOMS的3.3V供電需求。而一旦這些用于LVDS傳輸的I/O bank電壓供給為2.5V，那么它就不能作為3.3V或其他電平值標準傳輸使用了。

除了前面提到的核心電壓和I/O電壓，FPGA器件工作所需的其它電壓我們通常都稱為輔助電壓。例如FPGA器件下載配置所需的電壓，當然了，這里的輔助電壓值可能與核心電壓值或I/O電壓值是一致的。很多FPGA的PLL功能塊的供電會有特殊要求，也可以認為是輔助電壓。由于PLL本身是模擬電路，而FPGA其他部分的電路基本是數字電路，因此PLL的輸入電源電壓也很有講究，需要專門的電容電路做濾波處理，而它的電壓值一般和I/O電壓值不同。此外，例如Cyclone V GX系列FPGA器件帶高速Gbit串行收發器，通常有額外的參考電壓；MAX10系列器件的ADC功能引腳電路也需要額外的參考電壓；一些帶DDR3控制器功能的FPGA引腳上通常也有專門的參考電壓……諸如此類的參考電壓我們都可以歸類為FPGA的輔助供電電壓，在實際電源電路連接和設計過程中，都必須予以考慮。

目前比較常見的供電解決方案主要是LDO穩壓器、DC/DC芯片或電源模塊。LDO穩壓器具有電路設計簡單、輸出的電源電壓紋波低的特點，但是它的一個明顯劣勢是效率也很低；而基于DC/DC芯片的解決方案能夠保證較高的電源轉換效率，散熱容易一些，輸出電流也更大，是大規模FPGA器件的最佳選擇；而電源模塊簡單實用并且能夠有更穩定的性能，只不過價格通常比較昂貴，在成本要求不敏感的情況下，是FPGA電源設計的一種最為簡單快捷的解決方案。以筆者多年的經驗來看，在LDO穩壓器、DC/DC芯片或電源模塊的選擇上，一般遵循以下原則：

●??電流低于100mA的電壓可以考慮使用LDO穩壓器產生，因為電路簡單、使用元器件少、PCB面積占用小，且成本也相對低廉。

●??對電源電壓的紋波極為敏感的供電考慮使用LDO，如CMOS Sensor的模擬供電電壓、ADC芯片的參考電壓等。

●??除了上述情況，一般電流較大、對電源電壓紋波要求不高的情況，都盡量考慮使用DC/DC電路，畢竟它能夠提供大電流供電，且提供最好的電源轉換效率。

●??對于電源模塊，筆者見到最多的是軍工等成本不敏感、板級PCB空間較大的應用中使用，它其實是LDO穩壓器和DC/DC電路優勢的整合。

通常而言，對于FPGA器件的電源方案的選擇以及電源電路的設計，一定要事先做好前期的準備工作，如以下幾點是必須考慮的：

●??器件需要供給幾檔電壓，壓值分別是多少？

●??不同電壓檔的最大電流要求是多少？

●??不同電壓檔是否有上電順序要求？（大部分的FPGA器件是沒有此項要求的）

●??電源去耦電容該如何分配和排布？

●??電源電壓是否需要設計特殊的去耦電路？

關于設計者需要確定的各種電氣參數以及電源設計的各種注意事項，其實在器件廠商提供的器件手冊（handbook）、應用筆記（application notes）或是白皮書（white paper）中一般都會給出參考設計。所以，設計者若希望能夠較好的完成FPGA器件的電源電路設計，事先閱讀大量的官方文檔是必須的。

說到電源，也不能不提一下地端（GND）電路的設計，FPGA器件的地信號通常是和電壓配對的。一般應用中，統一共地連接是沒有問題的，但也需要注意特殊應用中是否有隔離要求。FPGA器件的引腳引出的地信號之間通常是導通的，當然也不能排除有例外的情況。如果漏接個別地信號，器件通常也能正常工作，但是筆者也遇到過一些特殊的狀況，如Altera的Cyclone III器件底部的中央有個接地焊盤，如果設計中忽略了這個接地信號，那么FPGA很可能就不干活了，因為這個地信號是連接FPGA內部的很多中間信號的地端，它并不和FPGA的其它地信號直接導通。因此，在設計中也一定要留意地信號的連接，電源電路的任何細小疏忽都有可能導致器件的罷工。

在我們所設計的這個實驗平臺上，如圖2.5所示，由PC的USB端口進行供電，通?？梢蕴峁?V/0.5A的電壓和電流。5V電壓輸入到兩個DC/DC電路分別產生3.3V和1.2V的電壓，DC/DC芯片支持的最大電流可以達到3A，當然我們的FPGA器件實際上根本不需要這么大的電流。之所以采用DC/DC電路產生3.3V和1.2V電壓，是考慮到3.3V是FPGA的I/O電壓，也是板上大多數外設的供電電壓，它的電流相對較大；而1.2V是FPGA器件的核電壓，電流也較大；因此，它們使用DC/DC電路更合適，既可以保證較大電流需求，也能夠實現更好的電源轉換效率。而2.5V電壓使用3.3V轉2.5V的LDO電路，是由于2.5V僅僅只是FPGA的下載配置電路使用，電流相對較小，它對轉換效率要求也不高，使用簡單的LDO電路來得更“經濟實惠”一些。

圖2.5電源電路示意圖

如圖2.6所示，這是電源電路的layout示意圖，為了獲得更大的電流供給能力、更高的電源轉換效率，我們只能不惜使用更多的分離元器件和更大的布板空間來“妥協”。

圖2.6 電源電路的layout