基于復雜可編程邏輯器件CPLD實現示波器的存儲和采集系統的設計

前 言

所謂數字存儲就是在示波器中以數字編碼的形式來儲存信號，數字存儲示波器的簡稱是DSO（“Digital Storage Oscilloscope”）。在DSO中，輸入信號的波形先經A/D變換器將其模擬波形轉換成了數字信號，然后存儲在RAM中，需要時將RAM中存儲的內容調出，經過D/A變換器，將數字信號恢復為模擬量，顯示在示波器的屏幕上。在數字存儲示波器中，信號的處理功能和其顯示功能是完全分開的，我們在示波器上看到的波形是由采集到的數據經過重構后得到的波形，而不是加到輸入端上信號的波形。

系統設計方案

本系統采用單片機和可編程器件作為數據處理及控制核心，整個系統包括通道信號調理、觸發信號產生、采集存儲、數據融合處理、顯示、操作面板、掉電保護等功能模塊。圖1給出了該系統的總體框圖。

一、通道輸入信號調理電路

考慮到輸入信號的動態范圍較大，故本設計采用了先衰減后放大的電路結構，電路前級采用8位雙D/A TLC7528構成程控衰減器，將輸入信號作為參考電壓，此時D/A 的輸出電壓為

二、雙限窗口比較器

雙限窗口比較器用于幅度軸垂直靈敏度自動控制時的超限信號的檢測。當通道調理電路輸出的信號電壓超出窗口范圍時，比較器輸出高電平，電路如圖2所示。

圖2 雙限窗口比較器

三、控制面板電路

系統控制面板除鍵盤外，還設有通道1垂直位置、通道2垂直位置、觸發電平、觸發位置、主時基位置共5個調節旋鈕，操作簡單易行。單片機通過A/D配合多路開關來采集面板的控制數據，其電路原理圖如圖3所示。

圖3 數據采集通道

圖中，4051為八選一模擬開關，TLC0820為八位并行A/D，P1.2、P1.3、P1.4用來控制采集哪一個電位器的數據。

四、觸發信號產生電路

觸發電路的作用是最終產生統一的上升沿有效的觸發信號。

1、邊沿觸發信號產生電路：核心是比較電路。比較器采用MC3486，該芯片可處理10 MHz的輸入信號，輸出同TTL電平兼容。

2、最大幅度觸發產生電路：通過峰值保持電路記錄信號的峰值，并與輸入信號進行比較，當輸入信號幅度低于峰值保持電路的輸出電平時，比較器輸出上升沿觸發信號。電路原理如圖4所示，圖中的晶體管T1起取樣保持開關作用。

五、采集存儲邏輯電路

采集存儲邏輯電路的作用是將A/D變換后的通道數據寫入存儲器中，其控制邏輯包括接口、觸發控制模塊、采集存儲控制模塊，由一片CPLD器件EPM7128SLC84來實現。圖5給出了CPLD頂層邏輯框圖。

其中，觸發控制邏輯電路由觸發選擇邏輯和觸發使能邏輯組成。在單片機的控制下，觸發控制邏輯電路與觸發信號產生電路相配合，可以實現觸發源選擇、觸發方式選擇、觸發條件選擇、觸發電平調節等觸發功能。采集存儲控制模塊為控制核心，主要由可編程分頻器、地址計數器、延遲計數器和時鐘選擇器四部分組成。

⑴可編程分頻器：它的作用是提供采樣時鐘，其分頻比由單片機根據采樣率計算得出，然后轉換為對應的控制字置入。

⑵地址計數器以及RAM、ADC的控制邏輯電路：采集時，地址計數器在采樣時鐘的同步下計數，為存儲器提供地址，同時采樣時鐘也作為ADC芯片的讀信號和RAM的寫信號。計數器輸出的最低位作為2個ADC芯片的選擇信號。這樣，2個通道的數據分別存入奇地址和偶地址。

⑶延遲計數器：用于決定觸發點的位置。通過設定觸發位置，可以觀察觸發點前或觸發點后或前后各一段時間內的波形。延遲計數器的初始值由單片機預先置入。改變延遲計數器的初始值，就改變了觸發點的位置。

⑷時鐘選擇器：采集時，選擇器選通采樣時鐘，地址計數器在采樣時鐘的同步下計數；采集結束后，選擇器則選通單片機的讀信號，單片機檢測到采集結束信號（由延遲計數器的溢出信號產生），便開始回讀數據，每讀一次數據，地址計數器就加1，由于計數器是循環計數，所以只要依次讀數，便可以讀出所有的采集數據。

六、顯示控制模塊

顯示采用示波器的X—Y方式。在X—Y方式下，示波器的垂直軸與水平軸的偏轉電壓均由外部提供。屏幕上每一個位置都對應一個X—Y坐標。因此，只要提供波形的坐標數據，經D/A轉換送至X、Y軸即可。

顯示控制電路由時鐘選擇器、地址計數器及X、Y數據鎖存器構成。在單片機寫數據期間，時鐘選擇器將寫信號選通，作為地址計數器的時鐘，存儲數據的規律為Y1、X1、Y2、X2。在允許顯示期間，時鐘選擇器選通顯示時鐘，此時，地址計數器以固定的頻率循環計數，RAM的讀信號直接用顯示時鐘充當，用地址作為X、Y鎖存器的選通信號，讓奇、偶地址的數據分別鎖存到X、Y軸DAC的數據線上，產生對應的X、Y軸偏轉電壓。

系統軟件設計

系統主程序流程圖如圖6所示。其中，初始化模塊除包括一般的堆棧指針、位標志等內容外，還能將保存在E2PROM中的參數調入系統。在是否允許采集模塊中，要對各種條件進行判斷，首先必須在運行（RUN）狀態下，如果是在停止（STOP）狀態則一律不使能。其次，根據不同的觸發方式，如在單次觸發方式下，則必須有單次釋放標志才允許使能，而在自動和常態觸發方式下則必須在一個主循環結束后才允許觸發。

圖6 主程序流程圖

結束語

在本設計中，可編程邏輯器件CPLD完成采集、存儲和顯示控制邏輯等功能，而單片機完成人機界面、系統控制、信號分析、處理和變換功能。本設計的創新點在于除了具有單次觸發存儲顯示功能外，還能對被測信號進行采集、存儲和連續顯示。

責任編輯：gt