通過RISC-V發揮FPGA的架構靈活性并簡化設計流程

微處理器傳統上一直主導著計算領域，在需求更多算力的推動下，硅基器件在密度方面不斷得到提升。按照摩爾定律，每隔兩年，晶體管密度就會翻番，這無疑是技術創新的金礦。在這場“淘金熱”中，考慮到定制硅涉及的專業知識和費用，幾家大型半導體公司已在市場上斬獲了穩固地位?，F在，隨著對計算密集型器件需求的不斷增長，ASIC、FPGA?和嵌入式處理器等都被要求執行更復雜的任務。而進入的壁壘一直高得令人望而興嘆。

在整個產業鏈的終端應用方面，系統的實施在很大程度上取決于利潤。?IC?的開發成本、專利許可費和設計的便捷性都直接影響了創建現代電子產品的價格。設計師和開發者一般都依賴硬件加速電路與傳統的嵌入式處理器來完成?和專用標準產品?（ASSP）中的核心功能，同時通用處理器眾所周知的設計流程也提供了諸多便捷與可靠性。其根本目標是：以最低成本實現快速上市，同時滿足現代應用日益增長的復雜計算需求。那么問題就變成了：哪種（些）芯片組合能夠以最少的開發時間和成本，而最有效地實現這些應用？

這正是?易靈思?FPGA?一顯身手的地方。?易靈思?FPGA?借助簡單的軟件方法進行軟硬件分工，將?FPGA?的固有架構優勢與流行的嵌入式處理器的便捷編程特性相結合。本文將介紹這種充分發揮?FPGA?潛力的新設計方法，如何使設計師能最大限度地提高系統設計能力和效率。

易靈思?架構的基本優勢

易靈思?鈦金?FPGA?在低端和高端?FPGA?之間取得平衡，是款兼具高密度、小封裝、低功耗和低價格等優勢的器件。通過?16nm工藝技術，鈦金?FPGA可以在小至?5.5?×?5.5?mm的封裝中集成了多達?100?萬個邏輯單元?（LE）、以及大量存儲模塊和高速?DSP?模塊。

這是由于?易靈思?的?Quantum?計算內核具有可重新配置的模塊，即邏輯和路由可互換的XLR單元。這消除了傳統布線，讓?LE?更小、使用更靈活，與傳統?FPGA?相比，利用率非常高。?當需要時，軟RISC-V?核可在FPGA內核中被例化。在編譯時，易靈思?的軟件會動態選擇是將XLR?單元用作路由還是邏輯功能，以優化其芯片資源。并且，?易靈思?FPGA?實現?的RISC-V?CPU?架構，不受?ARM?等專有?IP?內核的約束，規避了任何專利許可費用。

RISC-V?的興起

RISC-V?是一種免費的指令集架構（ISA），它附帶多種軟件參考設計、IP?軟核和實體器件。?RISC-V?和?ARM?之間的主要區別在于：?RISC-V?是一個開放標準，其中?ISA?沒有定義任何特定的微處理器架構；其它流行的處理器技術（如：x86、x64?和?ARM）都是基于使用供應商提供的?ISA?和硬件架構而付費的商業模式。

模塊化、開源?RISC-V?架構的日益普及，使開發者可以免版稅使用這些內核并創建非指定供應商的計算方案。隨著摩爾定律繼續放緩，這為創新打開了大門。?RISC-V?處理核可以集成到?FPGA?中，以將便捷編程特性，與?FPGA?和?ASIC?架構的并行處理能力和靈活性/可重配置性相結合。

采用?易靈思?FPGA?的新設計方法

易靈思?FPGA?的優點并不僅限于其優化的成本和性能?！傲孔蛹铀佟备拍钸€帶來了與傳統嵌入式處理器相同的編程便捷性。量子加速依賴于兩種關鍵技術來簡化和優化設計流程與設計本身：

1、使用RISC-V處理器

2、使用量子加速器

借助嵌入式RISC-V軟核從RISC?ISA的便捷編程性中獲益

首先，高度可擴展的?RISC-V?處理器被用作系統主力，以確保系統功能最大程度的在軟件中表達。使用?RISC-V?處理器的一個固有優勢是其自定義指令，可用于擴展處理器的功能以滿足應用要求。這確保在使用熟悉的?C/C++?語言的同時，以最高效率由處理器在本地執行高度加速的任務。

因此，例如，要用C?語言對沒有自定義擴展指令的的傳統嵌入式處理器編寫卷積任務程序，設計師必須將其分解為幾條更簡單的指令。而使用?RISC-V?自定義指令，則可以在一次執行中完成上述任務。這些基于特定應用的指令大大減少了標準指令所需的周期數，并通過降低功耗大大提高了系統效率。對于人工智能算法中通常使用的卷積，使用自定義指令可將卷積加速?40至?50倍。從而顯著提高了系統性能。

定制指令還能讓更廣泛的產品組合，更快的上市。?易靈思?的一個合作伙伴創建了一個包含數百個自定義指令的庫，這些指令可被例化并按需調用。這給他們帶來的效果是：可以在一個通用的硬件平臺上，定義、創建和快速交付眾多的用戶產品，而產品間的差異僅靠?RISC-V?處理器的軟件優化就可實現。

借助?FPGA?的架構靈活性進行直捷加速

然而，自定義指令往往適合較少量的數據處理。如果用戶希望對更大數據塊執行數學函數運算。量子加速器套接字（socket）定義了一個框架，使用戶能夠根據應用的要求輕松地“指向”數據、檢索數據并編輯其內容。此加速器套接字具有針對加速器功能、RISC-V?處理器、直接內存訪問（DMA）控制器和其它處理模塊的特定輸入和輸出（見圖）。?DMA、回調（callback）和與?RISC-V?處理器的連接都在?C?中調用，并幾乎替程序員自動執行。所需要的只是一點用于加速的VHDL代碼，而易靈思?也已經提供了許多相關示例。

圖1

說明：?易靈思?量子加速器套接字具有特定的輸入和輸出，使用戶能夠指向大數據塊對其檢索和編輯并進行硬件加速。該套接字只需最小的?VHDL?設計就可以無縫地進行后續數據移動，因此設計師可以簡單地只需緊盯性能瓶頸就好。

這種方法的好處體現在極大地縮短了上市時間。使用這種預定義的加速建構，易靈思?的一位合作伙伴設計了一款相機系統，包含輸入傳感器、人工智能引擎、目標檢測和分類、以及輸出顯示子系統。從項目啟動到功能齊全的樣機以及量產，整個過程才耗時一周多一點。

硬件加速的微方法和宏路徑

總之，易靈思?FPGA?既利用了開放式?RISC-V?標準的固有優勢，又結合了使用定制指令或能快速修改大塊數據的定制加速器框架的長處。這使電子設計公司和制造商能夠實現以下目標：

通過優化的軟件設計流程，使產品最快上市

通過軟件定義的架構化靈活平臺最大限度地降低設計和生產成本

創建一個面向未來的設計，既滿足現代應用的計算需求，又可以通過附加功能輕松升級

易于編程的?FPGA?的價值

易靈思?把?FPGA?從傳統的不起眼的設計替代品轉變為設計必需品。這些設計技術模糊了傳統系統架構的界限。隨著可配置、經濟、低功耗?、具傳統嵌入式處理器方案速度的FPGA?的推出，借助以下方式可推動大眾市場采用這些平臺：

用集成的?FPGA方案完全替代?ASSP?設計

擴展現有?MCU?的功能以適應新要求和新市場

在保有傳統嵌入式處理器（例如?ARM）設計流程簡單性的情況下替換嵌入式處理器

與?ASIC?等定制芯片相比，構思和生成基于FPGA的方案所需的時間已大為縮短。?在成品足夠便宜時，在適應性強的?FPGA?上實現定制功能，是可以取代ASSP。?易靈思?嵌入式?RISC-V?處理器也可以進行定制，以模仿和擴展現有?MCU?的功能。從模仿一款熟悉的?MCU?開始，可以在?FPGA?架構中例化增強的自定義功能以及自定義加速模塊和?I/O?信號調整。

使?FPGA?成為設計要素

最重要的范式轉變在于能夠利用傳統嵌入式處理器（例如?ARM）設計流程的簡單性進行快速創新。高度集成的?易靈思方案包含了已為人熟知的控制器架構和高度加速的配套模塊的各種衍生品，所有這些都在同一個硅芯片中。這為?易靈思?FPGA?在邊緣計算之外——從基本的物聯網設備到數據中心卡——的更多樣化市場打開了大門。

對于很多以往需要用到通用嵌入式處理器+強大的FPGA的設計，設計師們現在可以用更簡單的方式在?FPGA上實現。傳統上利用標準?CPU?或?MCU（例如物聯網傳感器節點）的項目現在都可以被?FPGA?所取代，且功耗相當（如果不是更少的話），外形小巧、成本低廉以及可以直接采用軟件設計流程。還有最大的好處是：基于?易靈思?FPGA?平臺的架構靈活性，這些設計自來就是面向未來且可升級的。

推動器件向高算力邁進的設計師也可以借力?易靈思?FPGA。這使業務能夠從傳統的物聯網和寬帶用例（如家庭自動化、機器監控和移動設備上的常用高清視頻流）轉向下一代應用，如自動駕駛汽車、無縫沉浸式現實體驗（AR/VR頭戴設備）?，?等等。?易靈思?FPGA?還可以滿足這些基于邊緣、高帶寬或時間敏感的用例。企業可以通過正確的處理能力來滿足未來計算要求，從而有效地訓練、運行和升級各自的機器學習算法。

結論

易靈思?FPGA?可以顯著簡化設計周期，立即擺脫對?ASIC?的硬件開發要求，并簡化相對CPU?和?GPU?不夠直接的硬件加速過程。?這種FPGA?產生了巨大影響，將?FPGA帶入了很多以往不可企及的新市場。?在向熟悉的軟件技術開放硬件設計環境的過程中，易靈思?極大擴展了可移植到?FPGA?的設計范圍，進一步縮短了上市時間并提高了最終用戶應用的靈活性。?由此帶來的成本和密度優勢將使?FPGA?在市場上的拓展遠遠超出傳統的應用范疇，并推動其進入可觸及我們生活方方面面的應用。

　　審核編輯：湯梓紅