電子發燒友App
怎么算一個合格的硬件工程師，分享一個很厲害的硬件工程師總結的經驗
1.節約成本
1.1 現象一：程序只要穩定即可，代碼長一點，效率低一點不是關鍵
點評：CPU的速度和存儲器的空間都是用錢買來的，如果寫代碼時多花幾天時間提高一下程序效率，那么從降低CPU主頻和減少存儲器容量所節約的成本絕對是劃算的。CPLD/FPGA設計也類似。
1.2 現象二：面板上的指示燈選什么顏色呢？我覺得藍色比較特別，就選它吧
點評：其它紅綠黃橙等顏色的不管大?。?mm以下）封裝如何，都已成熟了幾十年，價格一般都在5毛錢以下，而藍色卻是近三四年才發明的東西，技術成熟度和供貨穩定度都較差，價格卻要貴四五倍。目前藍色指示燈只用在不能用其它顏色替代的場合，如顯示視頻信號等。
1.3 現象三：這點邏輯用74XX的門電路搭也行，但太土，還是用CPLD吧，顯得高檔多了
點評：74XX的門電路只幾毛錢，而CPLD至少也得幾十塊，（GAL/PAL雖然只幾塊錢，但公司不推薦使用）。成本提高了N倍不說，還給生產、文檔等工作增添數倍的工作。
1.4 現象四：我們的系統要求這么高，包括MEM、CPU、FPGA等所有的芯片都要選最快的
點評：在一個高速系統中并不是每一部分都工作在高速狀態，而器件速度每提高一個等級，價格差不多要翻倍，另外還給信號完整性問題帶來極大的負面影響。
1.5 現象五：這板子的PCB設計要求不高，就用細一點的線，自動布吧
點評：自動布線必然要占用更大的PCB面積，同時產生比手動布線多好多倍的過孔，在批量很大的產品中，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量，它們分別影響到PCB的成品率和鉆頭的消耗數量，節約了供應商的成本，也就給降價找到了理由。
2.低功耗設計
2.1 現象一：我們這系統是220V供電，就不用在乎功耗問題了
點評：低功耗設計并不僅僅是為了省電，更多的好處在于降低了電源模塊及散熱系統的成本。由于電流的減小也減少了電磁輻射和熱噪聲的干擾。隨著設備溫度的降低，器件壽命則相應延長（半導體器件的工作溫度每提高10度，壽命則縮短一半）。
2.2 現象二：這些總線信號都用電阻拉一下，感覺放心些
點評：信號需要上下拉的原因很多，但也不是個個都要拉。上下拉電阻拉一個單純的輸入信號，電流也就幾十微安以下，但拉一個被驅動了的信號，其電流將達毫安級，現在的系統常常是地址數據各32位，可能還有244/245隔離后的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了（不要用8毛錢一度電的觀念來對待這幾瓦的功耗）。
2.3 現象三：這款FPGA還剩這么多門用不完，可盡情發揮吧
點評：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。
2.4 現象四：這些小芯片的功耗都很低，不用考慮
點評：對于內部不太復雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可驅動60毫安的負載（如匹配幾十歐姆的電阻），即滿負荷的功耗最大可達60*16=960mA，當然只是電源電流這么大，熱量都落到負載身上了。
2.5 現象五：降低功耗都是硬件人員的事，與軟件沒關系
點評：硬件只是搭個舞臺，唱戲的卻是軟件，總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制的，如果軟件能減少外存的訪問次數（多使用寄存器變量、多使用內部CACHE等）、及時響應中斷（中斷往往是低電平有效并帶有上拉電阻）及其它針對具體單板的特定措施都將對降低功耗作出很大的獻。
3.系統效率
3.1 現象一：這主頻100M的CPU只能處理70%，換200M主頻的就沒事了
點評：系統的處理能力牽涉到多種多樣的因素，在通信業務中其瓶頸一般都在存儲器上，CPU再快，外部訪問快不起來也是徒勞。
3.2 現象二：CPU用大一點的CACHE，就應該快了
點評：CACHE的增大，并不一定就導致系統性能的提高，在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數據必須得到多次重復使用才會提高系統效率。所以在通信系統中一般只打開指令CACHE，數據CACHE即使打開也只局限在部分存儲空間，如堆棧部分。同時也要求程序設計要兼顧CACHE的容量及塊大小，這涉及到關鍵代碼循環體的長度及跳轉范圍，如果一個循環剛好比CACHE大那么一點點，又在反復循環的話，那就慘了。
3.3 現象三：這么多任務到底是用中斷還是用查詢呢？還是中斷快些吧
點評：中斷的實時性強，但不一定快。如果中斷任務特別多的話，這個沒退出來，后面又接踵而至，一會兒系統就將崩潰了。如果任務數量多但很頻繁的話，CPU的很大精力都用在進出中斷的開銷上，系統效率極為低下，如果改用查詢方式反而可極大提高效率，但查詢有時不能滿足實時性要求，所以最好的辦法是在中斷中查詢，即進一次中斷就把積累的所有任務都處理完再退出。
3.4 現象四：存儲器接口的時序都是廠家默認的配置，不用修改的
點評：BSP對存儲器接口設置的默認值都是按最保守的參數設置的，在實際應用中應結合總線工作頻率和等待周期等參數進行合理調配。有時把頻率降低反而可提高效率，如RAM的存取周期是70ns，總線頻率為40M時，設3個周期的存取時間，即75ns即可;若總線頻率為50M時，必須設為4個周期，實際存取時間卻放慢到了 80ns。
3.5 現象五：一個CPU處理不過來，就用兩個分布處理，處理能力可提高一倍
點評：對于搬磚頭來說，兩個人應該比一個人的效率高一倍;對于作畫來說，多一個人只能幫倒忙。使用幾個CPU需對業務有較多的了解后才能確定，盡量減少兩個CPU間協調的代價，使1+1盡可能接近2，千萬別小于1。
4.信號完整性
4.1 現象一：這些信號都經過仿真了，絕對沒問題
點評：仿真模型不可能與實物一模一樣，連不同批次加工的實物都有差別，就更別說模型了。再說實際情況千差萬別，仿真也不可能窮舉所有可能，尤其是串擾。曾經 有一教訓是某單板只有特定長度的包極易丟包，最后的原因是長度域的值是0xFF，當這個數據出現在總線上時，干擾了相鄰的WE信號，導致寫不進RAM。其 它數據也會對WE產生干擾，但干擾在可接受的范圍內，可是當8位總線同時由0變1時，附近的信號就招架不住了。結論是仿真結果僅供參考，還應留有足夠的余量。
4.2 現象二：100M的數據總線應該算高頻信號，至于這個時鐘信號頻率才8K，問題不大
點評：數據總線的值一般是由控制信號或時鐘信號的某個邊沿來采樣的，只要對這個邊沿保持足夠的建立時間和保持時間即可，此范圍之外有干擾也罷過沖也罷都不會有多大影響（當然過沖最好不要超過芯片 所能承受的最大電壓值），但時鐘信號不管頻率多低（其實頻譜范圍是很寬的），它的邊沿才是關鍵的，必須保證其單調性，并且跳變時間需在一定范圍內。
4.3 現象三：既然是數字信號，邊沿當然是越陡越好
點評：邊沿越陡，其頻譜范圍就越寬，高頻部分的能量就越大；頻率越高的信號就越容易輻射（如微波電臺可做成手機，而長波電臺很多國家都做不出來），也就越容易干擾別的信號，而自身在導線上的傳輸質量卻變得越差，因此能用低速芯片的盡量使用低速芯片。
4.4 現象四：為保證干凈的電源，去偶電容是多多益善
點評：總的來說去偶電容越多電源當然會更平穩，但太多了也有不利因素：浪費成本、布線困難、上電沖擊電流太大等。去偶電容的設計關鍵是要選對容量并且放對地方，一般的芯片手冊都有對去偶電容的設計參考，最好按手冊去做。
4.5 現象五：信號匹配真麻煩，如何才能匹配好呢
點評：總的原則是當信號在導線上的傳輸時間超過其跳變時間時，信號的反射問題才顯得重要。信號產生反射的原因是線路阻抗的不均勻造成的，匹配的目的就是為了 使驅動端、負載端及傳輸線的阻抗變得接近，但能否匹配得好，與信號線在PCB上的拓撲結構也有很大關系，傳輸線上的一條分支、一個過孔、一個拐角、一個接 插件、不同位置與地線距離的改變等都將使阻抗產生變化，而且這些因素將使反射波形變得異常復雜，很難匹配，因此高速信號僅使用點到點的方式，盡可能地減少 過孔、拐角等問題。
5.可靠性設計
5.1 現象一：這塊單板已小批量生產了，經過長時間測試沒發現任何問題
點評：硬件設計和芯片應 用必須符合相關規范，尤其是芯片手冊中提到的所有參數（耐壓、I/O電平范圍、電流、時序、溫度PCB布線、電源質量等），不能光靠試驗來驗證。公司有不 少產品都有過慘痛的教訓，產品賣了一兩年，IC廠家換了個生產線，咱們的板子就不轉了，原因就是人家的芯片參數發生了點變化，但并沒有超出手冊的范圍。如 果你以手冊為準，那他怎么變化都不怕，如果參數變得超出手冊范圍了還可找他索賠（假如這時你的板子還能轉，那你的可靠性就更牛了）。
5.2 現象二：這部分電路只要要求軟件這樣設計就不會有問題
點評：硬件上很多電氣特性直接受軟件控制，但軟件是經常發生意外的，程序跑飛了之后無法預料會有什么操作。設計者應確保不論軟件做什么樣的操作硬件都不應在短時間內發生永久性損壞。
5.3 現象三：用戶操作錯誤發生問題就不能怪我了
點評：要求用戶嚴格按手冊操作是沒錯的，但用戶是人，就有犯錯的時候，不能說碰錯一個鍵就死機，插錯一個插頭就燒板子。所以對用戶可能犯的各種錯誤必須加以保護。
5.4 現象四：板子壞的原因是對端的板子出問題了，也不是我的責任
點評：對于各種對外的硬件接口應有足夠的兼容性，不能因為對方信號不正常，你就歇著了。它不正常只應影響到與其有關的那部分功能，而其它功能應能正常工作，不應徹底罷工，甚至永久損壞，而且一旦接口恢復，你也應立即恢復正常。
審核編輯：黃飛
工商網監
評論