印制電路板信號損耗測試技術

　　1前言

　　印制電路板（PCB）信號完整性是近年來熱議的一個話題，國內已有很多的研究報道對PCB信號完整性的影響因素進行分析，但對信號損耗的測試技術的現狀介紹較為少見。

　　PCB傳輸線信號損耗來源為材料的導體損耗和介質損耗，同時也受到銅箔電阻、銅箔粗糙度、輻射損耗、阻抗不匹配、串擾等因素影響。在供應鏈上，覆銅板（CCL）廠家與PCB快件廠的驗收指標采用介電常數和介質損耗；而PCB快件廠與終端之間的指標通常采用阻抗和插入損耗，如圖1所示。

　　圖1 PCB材料及組裝的部分技術指標

　　針對高速PCB設計和使用，如何快速、有效地測量PCB傳輸線信號損耗，對于PCB設計參數的設定和仿真調試和生產過程的控制具有重要意義。

　　2 PCB插入損耗測試技術的現狀

　　目前業界使用的PCB信號損耗測試方法從使用的儀器進行分類，可分為兩大類：基于時域或基于頻域。時域測試儀器為時域反射計（Time DomainReflectometry，簡稱TDR）或時域傳輸計（TimeDomain Transmission，簡稱TDT）；頻域測試儀器為矢量網絡分析儀（Vector Network Analyzer，簡稱VNA）。在IPC-TM650試驗規范中，推薦了5種試驗方法用于PCB信號損耗的測試：頻域法、有效帶寬法、根脈沖能量法、短脈沖傳播法、單端TDR差分插入損耗法。

　　2.1頻域法

　　頻域法（Frequency Domain Method）主要使用矢量網絡分析儀測量傳輸線的S參數，直接讀取插入損耗值，然后在特定頻率范圍內（如1 GHz ~ 5 GHz）用平均插入損耗的擬合斜率來衡量板材合格/不合格。

　　頻域法測量準確度的差異主要來自校準方式。根據校準方式的不同，可細分為SLOT（Short-Line-Open-Thru）、Multi-Line TRL（Thru-Reflect-Line）和Ecal（Electronic calibration）電子校準等方式。

　　SLOT通常被認為是標準的校準方法，校準模型共有12項誤差參數，SLOT方式的校準精度是由校準件所確定的，高精度的校準件由測量設備廠家提供，但校準件價格昂貴，而且一般只適用于同軸環境，校準耗時且隨著測量端數增加而幾何級增長。

　　Multi-Line TRL方式主要用于非同軸的校準測量，根據用戶所使用的傳輸線的材料以及測試頻率來設計和制作TRL校準件，如圖2所示。盡管Multi-Line TRL相比SLOT設計和制造更為簡易，但是Multi-Line TRL方式校準耗時同樣隨著測量端數的增加而成幾何級增長。

　　圖2 Multi-line TRL校準件

　　為了解決校準耗時的問題，測量設備廠家推出了Ecal電子校準方式，Ecal是一種傳遞標準，校準精度主要由原始校準件所確定，同時測試電纜的穩定性、測試夾具裝置的重復性和測試頻率的內插算法也對測試精度有影響。一般先用電子校準件將參考面校準至測試電纜末端，然后用去嵌入的方式，補償夾具的電纜長度。如圖3所示。

　　圖3 VNA Ecal方式校準圖和測試示意圖

　　以獲得差分傳輸線的插入損耗為例，3種校準方式比較如表1所示。