電子發燒友App
LDMOS在ESD設計中的應用。LDMOS屬于功率半導體器件，主要應用于高壓場合。而針對高壓芯片的ESD防護領域，可采取GGNLDMOS的設計思路。
在講解LDMOS的ESD防護機理之前，先要簡單解釋下LDMOS的工作原理。
圖一.nLDMOS結構示意圖。
N-LDMOS為了提高器件的耐壓性能，在器件內部制作了n-drift區，同時為了提高器件柵極的耐壓能力，N-drift上方的柵極是需要蓋在場氧之上，將場氧作為氧化層。也是因為這樣的設計，整個NLDMOS器件的VGD和VSD的負向耐壓很高。（V：D→G，D→S）
而嵌入器件中的N-drif阱的摻雜濃度會低于p-well和n-buffer，其與p-well接觸區會形成空間電荷區，根據之前文章的講解，存在濃度差的線性緩變結其接觸面的空間電荷區會主要分布在N-dfift內，如圖。
圖二. N-drift空間電荷區分布示意圖。
當整個器件關斷時，這部分空間電荷區等效于在NLDMOS中嵌入一個高耐壓“電阻”，也正是因為這個“電阻”的存在，使得器件的Drain端能承受高電壓。當柵壓開啟整個MOS管后，P-well上方的柵還和正常MOS一樣在P-well內形成溝道，而N-drift上方的柵會在靠近場氧的區域內形成積累層，從而形成溝道，就如同柵壓將空間電荷區往器件內部推進，在場氧下方推出一條“溝道”。
圖三. LDMOS的工作原理示意圖。
而隨著對高耐壓性能的追求，越來越多的tips也開始應用到LDMOS的設計中。目前常見的有RESURF、場板、super junction等。
因為NLDMOS的耐壓性能也決定了其作為ESD器件的耐壓上限，所以這里大概介紹下這三種設計。
RESURF：
圖四.體硅RESUFR結構示意圖。
RESURF就是在N-drift中繼續埋入一層P-Buried，使得N-drift中的空間電荷區分布更大，同時調制電場分布，改變反向擊穿的節點。
2.場板：
場板就是圖一中Drain上方的M1，M2金屬層，金屬延伸在Gate上方形成場板。場板通過改變表面電勢分布來抑制表面電場的集中，獲得更均勻的表面電場分布，從而提高器件的整體耐壓性能。
圖五.場板電場分布。
場板能一定程度緩解了電力線在冶金結處的集中，降低了冶金結的峰值電場，同時在場板末端引入新的電場峰值，提高耐壓能力。
3.Super Junction
超結工藝廣泛應用于超高耐壓器件，超結是RESURF技術的延伸，通過制造出很深的阱來提高器件耐壓能力。
圖六.超結示意圖。
目前超結工藝能提供600V到1000V的超高壓耐壓能力，但是超結自身也存在著諸多問題。
因為LDMOS主要應用于工業級，工作環境更加復雜多變，其對ESD、浪涌的需求也相對較高。所以針對高壓ESD設計難度也較大。
上期講解了LDMOS的工作原理，在高壓BI-CMOS工藝中ESD防護目前有兩種設計思路：一種是將低壓器件進行stack，另一種是直接使用高壓ESD防護器件。第一種思路的劣勢是對面積需求過大，優點是工藝偏差小。而高壓防護器件對面積的需求小，但是工藝偏差大，同時具有latch-up風險。
無論哪種設計思路都需要定制ESD器件，fab廠也會給出相應的ESD design rule。LDMOS在ESD防護中的連接方式如圖所示：
圖一.GGLDMOS結構示意圖。
與GGNMOS類似，GGNLDMOS也同樣源，柵，體三端接地，漏端接IO PAD。而因為LDMOS本身具有漂移區，漏端空間較大，所以其漏端的耐壓能力較高，內部擊穿電壓較高，Trigger voltage和Holding Voltage也相對較高。因其本身所具有的優異耐壓性能，并不需要針對器件版圖進行大改，只需要關注器件隔離就行。
但是部分fab廠并不建議GGNLDMOS的原因主要出于熱電效能的考慮。LDMOS的熱失效風險較高。具體表現為冶金結處電場強度過大，會造成熱量過于集中，容易造成軟失效。所以GGNLDMOS的設計難點在于預防電場過于集中，需要對電場進行再分布處理。
改善電場分布的手段主要有兩種：一種是改變版圖尺寸，一種是改變器件結構。
版圖尺寸：?
圖二.LDMOS版圖示意圖。
L1是 Gate在P-weLL上方的距離；L2是厚柵氧層跨在N-well上方的距離;L3是柵極長度;L4是無柵級的漂移區距離;L5是N—implant與contact的距離。調整L4與L3的距離能改變器件耐壓能力，同時要縮短L5和L1的的距離，在提高耐壓能力的同時，提高器件的電流導通能力，防止冶金結過熱，造成的器件損壞。
器件結構：
為了提高GGNLDMOS的抗靜電性能需要在阱與阱之間添加緩變結，就是改變阱結構，在DRC允許的情況下在HNWELL中嵌套NWELL以實現濃度梯度，改變單一結載流子過于集中的現象，用以緩解熱電效應。
審核編輯：黃飛
工商網監
評論