基于JTAG的ARM芯片系統調試

??????? 1 引言

　　隨著(zhù)嵌入式處理器性能的逐步提高，運算速度越來(lái)越快、處理的數據量越來(lái)越大，傳統的調試方法如ROM駐留監控程序以及串口調試工具已經(jīng)不能滿(mǎn)足要求。ARM處理器采用一種基于JTAG的ARM的內核調試通道，它具有典型的ICE功能，基于A(yíng)RM的包含有Embedded ICE(嵌入式在線(xiàn)仿真器)模塊的系統芯片通過(guò)JTAG端口與主計算機連接。通過(guò)配置支持正常的斷點(diǎn)、觀(guān)察點(diǎn)以及處理器和系統狀態(tài)訪(fǎng)問(wèn)，完成調試。為了對代碼進(jìn)行實(shí)時(shí)跟蹤，ARM的提供了嵌入式跟蹤單元(Embedded Trace Macrocell)，對應用程序的調試將更加全面。

　　2 JTAG邊界掃描原理

　　“JTAG邊界掃描”或IEEE1149標準[1]是由“測試聯(lián)合行動(dòng)組”(Joint Test Action Group，簡(jiǎn)稱(chēng)JTAG)開(kāi)發(fā)的針對PCB的“標準測試訪(fǎng)問(wèn)接口和邊界掃描結構”的標準。這個(gè)標準是ARM處理器調試的基礎。

　　2.1 硬件電路

　　JTAG邊界掃描測試接口的一般結構[2]如圖1所示。

?

　　JTAG邊界掃描硬件電路主要由三部分構成：

　　1) TAP控制器。測試訪(fǎng)問(wèn)端口(TAP)控制器，是由TMS控制狀態(tài)轉換的狀態(tài)機。

　　2) 指令寄存器。用于存儲JTAG邊界掃描指令，通過(guò)它可以串行的輸入并執行各種操作指令。

　　3) 數據寄存器。特定芯片的行為由測試指令寄存器的內容決定。測試指令寄存器可用來(lái)選擇各種不同的數據寄存器。

　　2.2 邊界掃描測試信號

　　支持這個(gè)測試標準的芯片必須提供5個(gè)專(zhuān)用信號接口：

　　? TRST：測試復位輸入信號，低電平有效，為T(mén)AP控制器提供異步初始化信號。

　　? TCK：JTAG測試時(shí)鐘，獨立于任何系統時(shí)鐘，為T(mén)AP控制器和寄存器提供測試參考。

　　? TMS：TAP控制器的測試模式選擇信號，控制測試接口狀態(tài)機的操作。

　　? TDI：JTAG指令和數據寄存器的串行輸入端，給邊界掃描鏈或指令寄存器提供數據。

　　? TDO：TAG指令和數據寄存器的串行輸出。

　　2.3 指令

　　JTAG測試系統是通過(guò)向指令寄存器送入指令，然后使用數據寄存器進(jìn)行測試。測試指令說(shuō)明要進(jìn)行的測試種類(lèi)及測試要使用的數據寄存器。測試指令分為公開(kāi)指令和私有指令。公開(kāi)指令已經(jīng)定義且用于通用測試。私用指令用于片上的專(zhuān)用測試，測試標準沒(méi)有規定如何使用私有指令。測試標準支持的最小集的公開(kāi)指令有：

　　? BYPASS：器件將TDI經(jīng)一個(gè)時(shí)鐘延時(shí)連接到TDO，用于同一個(gè)測試環(huán)中其它器件的測試。

　　? EXTEST：將邊界掃描寄存器連接到TDI和TDO之間，用于支持板級連接測試。

　　? IDCODE：將ID寄存器連接到TDI和TDO之間。通過(guò)它可以讀出器件ID(廠(chǎng)家賦與的固定標識，包括產(chǎn)品編號及版本碼)。

　　? INTEST：將邊界掃描寄存器連接到TDI和TDO之間。

　　3 EmbeddedICE

　　ARM的EmbeddedICE調試結構[3]是一種基于JTAG的ARM的內核調試通道，它是基于JTAG測試端口的擴展，引入了附加的斷點(diǎn)和觀(guān)測點(diǎn)寄存器，這些數據寄存器可以通過(guò)專(zhuān)用JTAG指令來(lái)訪(fǎng)問(wèn)，一個(gè)跟蹤緩沖器也可用相似的方法訪(fǎng)問(wèn)。ARM核周?chē)膾呙杪窂娇梢詫⒅噶罴尤階RM流水線(xiàn)并且不會(huì )干擾系統的其它部分。這些指令可以訪(fǎng)問(wèn)及修改ARM和系統的狀態(tài)。由于EmbeddedICE條件斷點(diǎn)，單步運行等功能的實(shí)現是基于片上JTAG測試訪(fǎng)問(wèn)端口進(jìn)行調試，芯片不需要增加額外的引腳，避免使用笨重的、不可靠的探針接插設備完成調試。芯片中的調試模塊與外部的系統時(shí)序分開(kāi)，可以直接運行在芯片內部的獨立時(shí)鐘速度。

　　3.1 硬件結構

　　EmbeddedICE模塊包括兩個(gè)觀(guān)察點(diǎn)寄存器和控制與狀態(tài)寄存器，還包括一個(gè)Debug comms端口。當地址、數據和控制信號與觀(guān)察點(diǎn)寄存器的編程數據相匹配時(shí)，也就是觸發(fā)條件滿(mǎn)足時(shí)，觀(guān)察點(diǎn)寄存器可以中止處理器。由于比較是在屏蔽控制下進(jìn)行的，因此當ROM或RAM中的一條指令執行時(shí)，任何一個(gè)觀(guān)察點(diǎn)寄存器可配置為能夠中止處理器的斷點(diǎn)寄存器。

　　1) 觀(guān)察點(diǎn)

　　每個(gè)觀(guān)察點(diǎn)皆可以觀(guān)察ARM地址總線(xiàn)、數據總線(xiàn)、和

等信號的特定組合值。任何一個(gè)組合值與觀(guān)察點(diǎn)寄存器值匹配則中止處理器。另外一種方式是把兩個(gè)觀(guān)察點(diǎn)鏈接起來(lái)，只有第一個(gè)觀(guān)察點(diǎn)先匹配了，當第二個(gè)觀(guān)察點(diǎn)再匹配時(shí)將使處理器中止。

　　2) 寄存器

　　EmbeddedICE寄存器通過(guò)JTAG測試端口使用專(zhuān)用掃描鏈編程。掃描鏈38位長(cháng)，包括32個(gè)數據位，5個(gè)地址位和一個(gè)控制寄存器是讀還是寫(xiě)的 位。地址位指定特定的寄存器，地址和寄存器一一對應。

　　3) Debug comms端口

　　debug comms端口運行在目標系統上的軟件可以通過(guò)這個(gè)端口與主機通信。運行在目標系統上的軟件將comms端口視為一個(gè)6位控制寄存器和32位可讀寫(xiě)寄存器，可以使用對協(xié)處理器14的MRC和MCR指令訪(fǎng)問(wèn)。主機將這些寄存器視為EmbeddedICE寄存器。

　　3.2 實(shí)現原理

　　1) 訪(fǎng)問(wèn)狀態(tài)

　　EmbeddedICE模塊允許程序在指定點(diǎn)中止，但不允許直接觀(guān)測、修改處理器或系統狀態(tài)。這可以通過(guò)屬于JTAG端口訪(fǎng)問(wèn)的掃描路徑實(shí)現。訪(fǎng)問(wèn)處理器狀態(tài)的方法是中止處理器，再在處理器指令序列中強制插入一條多寄存器存取指令。然后通過(guò)掃描鏈向處理器加入時(shí)鐘，使處理器將寄存器內容送到數據端口。每個(gè)寄存器的值都可以被掃描鏈采樣并移出。

　　2) 調試

　　基于A(yíng)RM的包括EmbeddedICE模塊的系統芯片通過(guò)JTAG端口和協(xié)議轉換器與主計算機連接。這種配置支持正常的斷點(diǎn)、觀(guān)察點(diǎn)以及處理器和系統狀態(tài)訪(fǎng)問(wèn)，(除上面介紹的comms端口以外)這是程序設計人員在本地或基于ICE的調試中習慣采用的方式。采用適當的主機調試軟件，以較少的硬件代價(jià)得到完全的源代碼級調試功能。