多核嵌入式處理器開發工具

?

　　多核處理器的應用將為設備制造廠商解決復雜和成本問題并快速開發豐富多樣的功能找到新的有效途徑，對多核編程和調試的支持力度也正在日益增加。實時操作系統(RTOS)和工具供應商正在不斷改進以模型為主導的設計、虛擬原型以及C語言編譯?，F在我們來一一介紹目前各大公司對多核開發推出或升級的產品和支持服務。

　　QNX的多核分割技術

　　QNX軟件系統公司創建于1980年，總部在加拿大。QNX繼續著正確的選擇-在正確的時間選擇正確的創新之路。隨著市場重心轉變到對于雙核和多核處理器的應用，QNX果斷地預測多核架構正在成為迎合性能、功率和系統整合性等方面挑戰的先進的解決之道。多核硬件的出現改寫了過去通常使用單處理器設計的嵌入式軟件開發商的規則。由此，獲得針對多核平臺的最優解決方案變得空前重要。

　　基于大范圍可升級的QNX Neutrino? RTOS，客戶可以在一個豐富的多處理器解決方案組合中選擇并應用最適合其產品需求的模型。除了提供不對稱(AMP)和對稱多處理(SMP)能力，QNX還倡導一個創新的結合了SMP的高級資源管理和AMP的應用控制的混合功能-Bound Multiprocessing(BMP)，BMP是一個打破常規的、簡化了核遷移并對多核以及更高級設計具有前瞻性證明的先進技術。

　　QNX 針對多核處理器的首個安全的存儲器和CPU分割功能。分割功能經常出現在安全性非常重要的應用中，因為它能確保CPU時間和存儲器所用的資源，并保證當某一部分發生問題或受到入侵時，不會影響應用中的其余部分。

　　分割目前僅限于單處理器，將分割信息傳達給多核系統是一件很困難的事情，因為需要在多個處理器間復制分割信息。將所有信息轉移到多核是項全新的嘗試，這需要設計人員靈活地將分割信息映射到多核架構上。

　　借助QNX公司的多核分割技術，Neutrino RTOS的用戶可以將一個處理器分割成兩個部分，當然，用戶也可以選擇一個分割部分包含多個處理器。該技術可用于具有相似架構的對稱多核系統。

　　上述分割技術可以處理多達8個相同內核，而且針對某些架構，這個數字甚至可以高達32個。目前該技術支持ARM、MIPS、PowerPC和X86處理器。此外，用戶還可選用QNX公司現有的“混合多處理(BMP)”功能，該功能將特定的線程或應用鎖定在一個特定的CPU內核組內。QNX公司的Momentics套件提供的可視化工具，則有助于優化和調試多核設計。

　　風河系統Workbench

　　風河系統公司目前也在其Workbench On-Chip Debugging Edition產品中加入了對多核的支持。該產品包含一個可聯網、基于JTAG接口的在線仿真器，能支持多核和多處理應用。

　　該產品包含一個可聯網、基于JTAG接口的在線仿真器，可以在單個掃描鏈上連接多達128個處理器，而且能同時調試多達8個這樣的內核，能進行對稱或非對稱多處理。用戶可以在單一調試環境中調試多個內核。

　　最新的Workbench 2.6.1 On-Chip Debugging Edition版本能支持更多數量的新型處理器，包括Broadcom SiByte系列中的幾款、英特爾Xscale IOP342、飛思卡爾MPC8641D 2.0T以及PASemi的PA6T-1682M。另外，該版本允許用戶在不需要內核指令的情況下調試Linux內核、用戶程序和共享庫，而且它還提供新的Eclipse插件“瀏覽”工具。

　　ARM Realview開發環境

　　IP供應商倒是早早就為多核做好了準備。行業領頭羊ARM在2005年就推出多核處理器ARM11 MPCore，它可以配置成包含1個到4個處理器，具有高達2600Dhrystone MIPS的性能。瑞薩計劃在2008年大量生產采用ARM11 MPCore處理器的第一種產品，其主要目標是數字家庭電子產品和辦公室自動化系統。

　　ARM Realview開發環境同時支持單核和多核應用。不久前，ARM公司宣布了RealView開發工具套件3.1版的許多新增功能，其中包括首次支持最新的Cortex-M1處理器。Cortex-M1是針對FPGA而設計的一款ARM產品。

　　Realview 3.1還增強了對ARM CoreSight調試與跟蹤技術的支持力度：為調試與跟蹤增加多個跟蹤數據流，并減少引腳數目;增加了用于ARM Neon SIMD架構的向量化編譯器;提供用于微控制器應用的新型microlibC庫。新版Realview還支持ARM DSP指令集擴展;性能有了更大的改進，并針對ARM處理器進行了調整;進一步增強了Eclipse項目管理。

　　Tensilica公司

　　可配置處理器的IP提供商Tensilica公司IP核的尺寸更小，可靈活配置總線、緩存、指令集、執行數據路徑、I/O端口和寄存器，因此也更容易實現多核架構，其已有的成功應用更為驚人，在Cisco的CRS-1 Terabit路由器中，Cisco的工程師用188顆Tensilica Xtensa處理器內核搭建出了SPP(SiliconPacket Processor)引擎，處理能力高達40Gbps，在16插槽的線路卡機架中，可以實現1.2Tbps的總交換容量。Tensilica的處理器還能夠與ARM、MIPS處理器集成在一起，構成非對稱多處理器架構。