RISC-V平臺性能和功耗的早期設計探索

由 Mirabilis Design 的創始人兼首席執行官 Deepak Shankar 和 ELC Labs Pvt 的高級應用工程師 Ranjith KR 撰寫。有限公司

RISC-V 指令集架構旨在提高軟件跨不同應用程序和平臺的可重用性?，F代片上系統 (SoC) 平臺具有數十種指令集架構，可滿足市場需求。其中包括應用程序、圖形、成像、無線電 DSP、音頻、安全、電源管理和專有指令集處理器。RISC-V 開源指令架構提供了一個免費和開放的指令架構，可以滿足大部分這些需求。為了設計復雜的架構，需要一個系統級建模平臺，該平臺具有一個全面的總線、存儲器和外圍 IP 塊庫。該環境必須模擬和分析電源、時序、調度和功能的非功能性需求。

現代 SoC 具有以不同時鐘速度和硬件加速器組合運行的變化。這些 SoC 的復雜性使得使用分析方法進行測試不準確，使用 Verilog/VHDL 進行驗證也不切實際。使用編程語言的解決方案需要投入大量精力來開發所有必需的 IP 塊，然后將它們集成到一個平臺中。使用指令集模擬器可以幫助進行早期軟件開發。但是這些模型過于抽象，無法提供系統操作的真實視圖。

圖形離散事件模擬器是探索和驗證 RISC-V SoC 架構的絕佳解決方案。Mirabilis Design 的 VisualSim Architect 就是這樣一種軟件包，它提供了一個大型的現成組件庫，可用于組裝系統模型。其中包括 DDR3/4/5、LPDDR、以太網、RapidIO、PCIe、FibreChannel、緩存、DMA、AMBA、NoC 和 40 種其他技術。VisualSim 等工具用于模擬高性能計算、多媒體、航空電子設備、汽車、網絡和物聯網中的 SoC 和系統。在 VisualSim 中組裝模型后，設計人員可以對硬件-軟件分區、軟件任務調度、拓撲選擇、資源分配和電源管理進行試驗。使用仿真模型，所提出的架構將被定量測量、分析、和回歸測試，而不是以前設計的猜測和提示。使用各種用例、工作負載以及拓撲、外設、I/O、存儲器和 DMA 的組合來模擬生成的模型。多核 RISC-V 將以網格和 NoC 拓撲部署，用于不同的目標活動。在設計階段早期缺乏一組固定的應用程序，因此很難預測性能。在 VisualSim 的情況下，可以使用指令序列或延遲值來模擬軟件。這些是根據配置文件統計生成的。多核 RISC-V 將以網格和 NoC 拓撲部署，用于不同的目標活動。在設計階段早期缺乏一組固定的應用程序，因此很難預測性能。在 VisualSim 的情況下，可以使用指令序列或延遲值來模擬軟件。這些是根據配置文件統計生成的。多核 RISC-V 將以網格和 NoC 拓撲部署，用于不同的目標活動。在設計階段早期缺乏一組固定的應用程序，因此很難預測性能。在 VisualSim 的情況下，可以使用指令序列或延遲值來模擬軟件。這些是根據配置文件統計生成的。

使用 VisualSim Architect 對監控 SoC 進行架構探索

RISC-V 架構

在本文中，我們考慮使用 16 核 RISC-V 架構的高性能計算設計。為了研究這種架構，我們使用了 RISC-V 內核的 VisualSim 混合流水線模型，具有亂序行為、緩存、指令集和執行單元。用戶可以定義 iCache、dCache、L2（外部或內部）、交叉開關、可選 L3 和外部存儲器的任何配置。該模型可以通過發送不同的指令序列來模擬，以驗證候選架構的性能?？梢孕薷哪Ｐ?a target="_blank">參數以選擇正確的內存結構以保持管道繁忙。在嘗試預取指令或數據時，將測試緩存/內存大小和配置是否存在瓶頸。VisualSim 模型將識別處理器模塊的系統停頓統計信息。

現代 SoC 架構的一個主要考慮因素是顯著的節能。提議的 RISC-V 平臺將展示一個端到端的電力系統，包括發電、存儲（電池）、消耗和管理。將對各種管理算法、路由表、無線信道和電池類型的功率影響進行研究。

使用系統級設計最重要的方面是能夠查看處理器的外部活動，并在需要時改進外部硬件加速器、內存通道、總線結構、寬度、速度等。該模型有助于設計師可以深入了解許多已知和未知用戶應用的處理器性能-功率組合。系統級別的行為分析評估性能、功率和功能正確性。結合所有三個分析標準對于做出任何架構決策和提供對整個系統操作的可見性都是必不可少的。

系統級探索和分析的主要關注領域是：

新設計：新平臺的設計需要從更低的價格、最高的性能和最低的功耗方面來探索架構。如果在實施過程中早期的假設被證明是不正確的，項目進度將會出現重大延誤。例如，構建了雙 RISC-V 設計，并且總線太慢或需要修改內存層次結構，這將導致視頻傳輸速度顯著下降。我們將查看我們內部開發的最新設計，以比較雙 RISC-V 與 ARM Cortex M4 處理器拓撲。

向現有平臺添加新應用程序：系統公司希望在現有硬件平臺上使用軟件添加新應用程序。當一個新的應用被提出時，仿真模型被用來快速評估當前平臺是否支持增量負載。根據這項研究，設計人員可以確定應用程序中需要硬件加速器的部分。

對性能、功率和功能的早期設計探索為新的創新設計理念提供了驗證。此外，相同的基礎設施可用于系統級驗證和營銷宣傳以贏得設計。

評估 RISC-V 核心處理器效率

高吞吐量視頻數據的傳感器到內存延遲

RISC-V 內核上的軟件任務延遲

結論

RISC-V 有可能成為從高性能計算到物聯網等各種行業的主要顛覆性技術。系統級模型（例如 VisualSim Architect for RISC-V 中的模型）將使設計人員能夠快速為其目標應用選擇配置。廣泛的建模 IP 將使每種類型的 SoC 和系統都能夠在目標應用程序中構建和測試。這些實驗可以幫助創建能夠滿足并超過時序要求、消耗最低能量并滿足成本因素的 SoC。

　　審核編輯：湯梓紅