<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>

電子發燒友App

硬聲App

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

電子發燒友網>嵌入式技術>Vivado綜合引擎的增量綜合流程

Vivado綜合引擎的增量綜合流程

收藏

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴

評論

查看更多

相關推薦

Vivado 高層次綜合

感謝你對Vivado HLS也就是XILINX’s 高層次綜合解決方案有興趣,這個解決方案綜合c,c++和系統c代碼成Verilog和VHDL RTL結構。
2012-04-25 08:59:372582

探索Vivado HLS設計流,Vivado HLS高層次綜合設計

作者:Mculover666 1.實驗目的 通過例程探索Vivado HLS設計流 用圖形用戶界面和TCL腳本兩種方式創建Vivado HLS項目 用各種HLS指令綜合接口 優化Vivado HLS
2020-12-21 16:27:213153

Vivado開發技巧:綜合策略與合適的編譯順序

綜合(Synthesis)是指將RTL設計轉換為門級描述。Vivado開發套件中的綜合工具是一款時序驅動型、專為內存使用率和性能優化的綜合工具,支持System Verilog 2012
2020-12-29 14:07:425432

邏輯綜合流程和命令簡析

綜合就是把Verilog、VHDL轉換成網表的過程。綜合按照是否考慮物理布局信息可分為邏輯綜合和物理綜合。
2023-08-09 09:51:15638

VIVADO從此開始高亞軍編著

Vivado概述 / 251.3.1 Vivado下的FPGA設計流程 / 251.3.2 Vivado的兩種工作模式 / 261.3.3 Vivado的5個特征 / 30參考文獻 / 31第2章
2020-10-21 18:24:48

Vivado 2013.2無法運行實施流程

嗨,我們剛剛將實施工具從Vivado 2013.1更新到2013.2。使用2013.2軟件,我們無法運行實施流程。該工具在綜合時崩潰,在安全IP的許可證檢查中出現致命錯誤。請參閱隨附的屏幕截圖。通常
2018-11-30 11:12:34

Vivado 2015.4許可證與Windows 10操作系統工作出現綜合錯誤

我正在使用Vivado 2015.4與Windows 10操作系統一起工作。直到今天早上,這工作還算不錯?,F在我得到以下綜合錯誤:[Common 17-345]找不到功能'Synthesis'和/或
2019-01-08 10:08:02

Vivado引擎內存不足怎么辦

我在Ubuntu 16.04上使用VivadoVIvado 2016.2我的設計正確合成。但是在放置期間,我有一些IO時鐘布局器錯誤。為了糾正我需要通過打開合成設計來查看原理圖。完全加載合成設計后
2020-05-20 15:24:42

Vivado綜合操作中的重定時(Retiming)

與門(AND)采用前向重定時和后向重定時的效果全局重定時vs 局部重定時在Vivado 綜合操作中有兩種方法實現自動重定時:全局重定時和局部重定時。全局重定時是對整個設計而言的,基于設計時的時序要求
2019-03-14 12:32:05

Vivado與ISE的開發流程以及性能差異

列表和基于文本的配置選項,然而 IP Integrator 提供了更加圖形化的接口。其他的變化則更加細微,比如說,Vivado 中的綜合和布線的引擎相比 ISE 來說由很大的改進,但是這對于用戶卻是透明
2021-01-08 17:07:20

Vivado綜合,實現,編程和調試工程可能會出現的問題及解決方案

,列出一些常見的Vivado使用過程中出現的問題,供大家參考。在Vivado使用過程中 出現的問題,主要會分為以下幾類:與Vivado軟件本身相關的問題Vivado綜合,仿真,實現過程中出現的問題編程
2021-07-31 09:09:20

Vivado工程用第三方綜合工具Synplify

Vivado下的工程能用Synplify綜合嗎?怎么找不到在綜合工具添加的位置呢?
2019-06-04 09:45:16

Vivado軟件設計流程的了解

1.DocNav軟件,里面包含了很多的設計文檔,當我們畫PCB了解結構的時候,可以點擊這個,但是加載慢的多,可以采用迅雷下載。2.Vivado的設計流程圖a) Design Checkpointi.
2016-11-09 16:08:16

vivado 2015.3 綜合報錯

菜鳥求指教,最近在用vivado 2015.3 做個小項目,遇到問題:代碼綜合后會報錯:'get_property' expects at least one object.錯誤地址在IP的 clocks.xdc文件中。
2016-08-31 10:42:56

vivado 2018.1 綜合失敗且不報錯、不生成runme.log日志文件,求大神幫忙

本人是一名FPGA小白,目前在學習如何使用vivado軟件,買了一塊ALINX的開發板,按照它的使用教程走到了綜合(Synthesis)這一步,但是反復多次,都是綜合失敗并且綜合時間很長,如圖
2023-09-22 10:10:24

vivado HLS 綜合錯誤

本帖最后由 FindSpace博客 于 2017-4-19 16:57 編輯 在c simulation時,如果使用gcc編譯器報錯:/home/find/d/fpga/Vivado
2017-04-19 16:56:06

vivado高層次綜合HLS定義及挑戰

HLS高階綜合(highlevelsynthesis)在被廣泛使用之前,作為商業技術其實已經存在了20多年。設計團隊對于這項技術可以說呈現出兩極化的態度:要么堅信它是先進技術之翹楚,要么對其持謹慎
2021-07-06 08:00:00

DC綜合面積問題

用上華的0.6u數字庫。DC綜合后的報告是Total cell area: 1273.000000請問大俠這是什么意思。單位是um*2 的話面積好像太小了
2015-03-10 14:50:21

DC綜合面積問題

用上華的0.6u數字庫。DC綜合后的報告是Total cell area: 1273.000000請問大俠這是什么意思。單位是um*2 的話面積好像太小了。
2015-03-09 15:06:39

ISE 自帶可綜合模塊的問題

,都有Xilinx公司自己寫好的可綜合的模塊,想請教一下為什么要分成這樣兩項?它們里面的模塊有區別嗎?2、上述談到的可綜合模塊和ISE 自帶的IP core又有什么區別呢?
2013-09-28 18:17:54

Synplify Pro綜合時遇到的問題?

之前在ISE上綜合過,沒報錯,綜合成功,當我用Synplify Pro重新建立工程,添加相同的.v文件,綜合時,居然報錯了。不知為什么,求知道的解答一下吧!報的錯誤如下圖:[p=30,2,left]
2015-10-19 22:09:17

TAITherm三維熱仿真分析工具的特點和耦合流程

TAITherm三維熱仿真分析工具的特點COTHERM 自動控制耦合流程
2020-12-15 07:49:54

fpga編譯綜合時間過長?

朋友們,xinlinx有沒有增量編譯的技術,最近做個工程占用了快80%,用了比較多的ip核,每次改一個參數就要重新綜合半天,這樣調試效率實在太低,我用的是ise13.2,和工具有關系么?
2014-06-14 22:43:59

memory 使用問題---綜合問題

reg [7:0] mem [6:0]; reg [6:0] mem_adr; reg [7:0] mem_do;mem_do=mem[mem_adr];請問 這樣使用 寄存器 能夠綜合嗎?有什么優缺點呢
2015-10-28 18:36:19

verilog 循環以及@(clock)的綜合

1,在一個verilog程序里,如果循環是一個循環次數不可定的循環,那么它能被綜合工具綜合嗎2,如果程序里有always @(clock)里面又嵌套了@(clock)這樣的控制事件,這個能被綜合
2015-02-03 15:29:11

xilinx EDF已經綜合過的網表文件怎樣添加到Vivado工程中?

xilinx EDF已經綜合過的網表文件怎樣添加到Vivado工程中?買了一個第三方的IP,給出了端口列表和核心模塊發射機的.edf已經綜合過的網表文件,該網表文件里面富含了大量的信息,我想知道edf文件怎樣添加到Vivado工程中去?要不然的話,總是提示核心模塊實例化失??!
2016-09-07 11:34:10

什么是邏輯綜合?

DC軟件怎么樣?什么是邏輯綜合?
2021-11-02 06:41:35

在.xdc文件中進行任何更改時,進程是從綜合開始的

先生當我在.xdc文件(vivado2014.4)中進行任何更改時,進程是從綜合開始的。每次都發生。在vivado中有任何設置,在更改后,.xdc文件進程從實現開始,而不是從綜合開始。謝謝
2018-10-29 11:48:39

vivado綜合Soc設計時發現的錯誤,請問如何解決?

嗨, 我們正在嘗試將自定義IP連接到vivado的IP集成商中的可用IP。但我們在綜合設計時發現了一些問題。請查看附帶的截圖以獲取詳細視圖。謝謝。
2020-04-09 06:28:36

多點綜合技術面臨什么挑戰?

隨著設計復雜性增加,傳統的綜合方法面臨越來越大的挑戰。為此,Synplicity公司開發了同時適用于FPGA或 ASIC設計的多點綜合技術,它集成了“自上而下”與“自下而上”綜合方法的優勢,能提供高結果質量和高生產率,同時削減存儲器需求和運行時間。
2019-10-17 06:29:53

如何為后綜合模擬和/或后PAR網表模擬生成VHDL或Verilog網表?

嗨,Vivado的新手問題;是否有可能為后綜合模擬和/或后PAR網表模擬生成VHDL或Verilog網表?謝謝,埃里克
2019-11-11 07:33:05

如何使用DCNXT實現物理綜合?

Compiler NXT: RTL Synthesis物理綜合培訓”,通過理論和實踐結合的方式,不僅是對綜合技術的概念、流程、時序約束等基礎知識的描述,更重點的是對物理綜合的實例分析、邏輯綜合DC NXT工具
2021-06-23 06:59:32

如何消除綜合與時序導致的差異?

有誰來解答一下如何去消除綜合與時序導致的差異嗎?
2021-04-30 06:20:15

嵌入式硬件開發學習教程——Xilinx Vivado HLS案例 (流程說明)

SDK 2017.4。Xilinx Vivado HLS(High-Level Synthesis,高層次綜合)工具支持將C、C++等語言轉化成硬件描述語言,同時支持基于OpenCL等框架
2021-11-11 09:38:32

怎么在PLD開發中提高VHDL的綜合質量?

怎么在PLD開發中提高VHDL的綜合質量?利用Quartus II軟件的開發流程有哪些步驟?
2021-05-08 09:23:07

怎么將NGC添加到綜合后項目中

綜合,結果存儲在.DCP文件中我做了第二個VIVADO綜合后項目......我從第一個VIVADO項目添加了DCP文件,我也添加了NGC文件...但每當我運行實現我得到“頂部找不到文件。請添加一個頂級
2019-03-22 07:46:30

怎么查看HDL的綜合結果

用HDL編寫的程序,怎么用modelsim或是quartus查看綜合后形成的電路,即HDL所描述的電路。初學者,望關照!
2013-03-13 14:54:19

是否可以為綜合和實施流程保留不同的約束文件?

大家好,至于綜合和實現流程中的“編輯時序約束”(見下文),它們是否應該與相同的文件相關?我可以保留文件,這些文件將在綜合過程中考慮,在實施過程中不予考慮,反之亦然?實際上我在合成流的“編輯時序約束
2018-10-29 11:50:01

有關verilog的綜合

在循環中嵌入定時語句,比如"always @ posedge clk" 能不能被綜合呢,為什么書上的說可以,但是在quatus里面卻提示不能,是不是不同的綜合工具對這種綜合的支持還不一樣
2015-02-02 19:39:40

有沒有辦法檢查vivado用于構建綜合,實現等的時間量?

有沒有辦法檢查vivado用于構建綜合,實現等的時間量?以上來自于谷歌翻譯以下為原文is there way to check amount of time vivado used to build synthesis, implementation etc?
2018-11-06 11:46:18

來自vivado hls的RTL可以由Design Compiler進行綜合嗎?

您好我有一個關于vivado hls的問題。RTL是否來自xivix FPGA的vivado hls onyl?我們可以在Design Compiler上使用它進行綜合嗎?謝謝
2020-04-13 09:12:32

求一套手工邏輯綜合的方法和綜合步驟?

手工綜合RTL級代碼的理論依據和實用方法時序邏輯綜合的實現方法
2021-04-08 06:06:35

求大神分享最全的Synopsys DC綜合流程教程

求大神分享最全的Synopsys DC綜合流程教程
2021-06-23 17:56:07

物理綜合與優化的優點有哪些?流程是怎樣的?

物理綜合與優化的優點有哪些物理綜合與優化流程看了就知道物理綜合與優化示例
2021-04-08 06:18:15

用 TCL 定制 Vivado 設計實現流程

迭代運行,但需留意每次的時序報告,若出現時序惡化就應及時停止。 增量設計流程 Vivado 中的增量設計也是一個不得不提的功能。當設計進行到后期,每次運行改動很小,在開始后端實現前讀入的設計網表具有
2023-06-28 19:34:58

vivado 綜合實現完以后,wns和tns都負的過大。有沒有具體的方法找到問題然后修改?

vivado 綜合實現完以后,wns和tns都負的過大。有沒有具體的方法找到問題然后修改(網上查的都好概括,不止如何修改。)
2018-05-28 11:28:15

請問綜合測試界面是怎么開發的?

各位大神(包括原子哥):你們好,小弟最近想開發一個小項目,但是不知道界面是用什么怎么開發的?以前以為綜合測試的界面的UCGUI開發的。就去搞了幾天的UCGUI,可是今天發現MINI版綜合測試的界面
2019-04-14 22:17:15

請問如何通過物理綜合與優化去提升設計性能?

物理綜合與優化的優點是什么?物理綜合與優化有哪些流程?物理綜合與優化有哪些示例?為什么要通過物理綜合與優化去提升設計性能?如何通過物理綜合與優化去提升設計性能?
2021-04-14 06:52:32

請問目前有一些公開的高級綜合設計的代碼嗎?

最近在自學Vivado HLS,自帶的例子還是比較少的,有沒有一些公開的高級綜合項目呢,最好是C/C++代碼的?
2021-01-31 15:42:17

運行綜合Vivado崩潰

親愛的大家,我現在正在使用Vivado 2013.3。我試圖將PL結構時鐘從1 MHZ更改為500KHZ。 (1 MHZ下沒問題)但是,Vivado在運行綜合時崩潰了。對我來說減少PL結構時鐘非常重要,因為我打算在一個時鐘周期內收集更多的XADC數據。我該怎么辦?謝謝!
2020-03-25 08:40:07

高層次綜合工作的基本流程

  下圖揭示了高層次綜合工作的基本流程,以及它于傳統的RTL綜合流程的對比。接下來將對行為描述,行為綜合,分析與優化三個主要子流程詳細描述?!   ?、行為描述  當我們把HLS技術的起點立為一種
2021-01-06 17:52:14

高層次綜合技術的原理

高層次綜合技術原理淺析
2021-02-01 06:04:00

BDTI研究認證以DSP為核心的FPGA設計的高級綜合流程

近年來,高級綜合工具已成為在設計方案中使用或希望使用FPGA的工程師的必殺技。這種工具以應用的高級表示法(比如用C語言或MATLAB的M語言編寫的表示法)為輸入,并生成面向FPGA的硬件實現的寄存器傳輸級HDL描述。 高級綜合工具(HLST)對兩種類型的潛在用戶非
2011-02-25 00:02:5636

綜合錄井儀基本原理及資料應用

綜合錄井儀基本原理簡介綜合錄井儀從工作流程可分為一次儀表(傳感器)、二次儀表及接口、聯機采集、監控計算機三部分。
2011-06-01 16:32:210

DC邏輯綜合

芯片綜合的過程:芯片的規格說明,芯片設計的劃分,預布局,RTL 邏輯單元的綜合,各邏輯單元的集成,測試,布局規劃,布局布線,最終驗證等步驟。設計流程與思想概述:一個設計
2011-12-29 16:28:3525

FPGA設計的高級綜合流程

2017-04-26 20:11:005

使用Vivado高層次綜合 (HLS)進行FPGA設計的簡介

Introduction to FPGA Design with Vivado High-Level Synthesis,使用 Vivado 高層次綜合 (HLS) 進行 FPGA 設計的簡介
2016-01-06 11:32:5565

關于高阻態和OOC(out of context)綜合方式

Xilinx Vivado工具支持僅將系統設計的一部分進行綜合,即OOC(out of context)綜合方式。OOC綜合方式的流程就是將設計的某個模塊單獨完成綜合操作,這會帶來如下可能性
2017-03-21 09:50:305424

Vivado中的Incremental Compile增量編譯技術詳解

Incremental Compile增量編譯是Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間。
2018-07-05 06:06:0010327

Vivado下利用Tcl腳本對綜合后的網表進行編輯過程

在ISE下,對綜合后的網表進行編輯幾乎是不可能的事情,但在Vivado下成為可能。Vivado對Tcl的支持,使得Tcl腳本在FPGA設計中有了用武之地。本文通過一個實例演示如何在Vivado下利用Tcl腳本對綜合后的網表進行編輯。
2017-11-18 03:16:016898

如何將Vivado IP和第三方綜合工具配合使用

觀看視頻,學習如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過一個設計實例引導您完成創建自定義 IP 的步驟;用第三方綜合工具IP黑盒子來審查所需 IP 輸出;整合 Vivado IP 網表和第三方綜合工具網表的兩個方法,即 “網表項目模式” 和 “非項目 Tcl 腳本模式”。
2018-11-21 06:34:004811

Vivado Design Suite 2015.3的新功能介紹

了解Vivado實現中2015.3中的新增量編譯功能,包括更好地處理物理優化和自動增量編譯流程。
2018-11-20 06:55:002340

Vivado Design Suite 2015.3新增量編譯功能介紹

了解Vivado實現中2015.3中的新增量編譯功能,包括更好地處理物理優化和自動增量編譯流程。
2018-11-20 06:56:002512

引入增量編譯流程進行調試的好處與步驟

了解使用Vivado 2016.1中引入的增量編譯流程進行調試的好處,以及在使用增量編譯實現時添加/刪除/修改ILA內核所需的步驟。
2018-11-30 06:19:002755

Vivado 2015.3中的新增量編譯功能介紹

了解Vivado實現中2015.3中的新增量編譯功能,包括更好地處理物理優化和自動增量編譯流程。
2018-11-29 06:32:003336

Vivado 2015.3的新增量編譯功能

了解Vivado實現中2015.3中的新增量編譯功能,包括更好地處理物理優化和自動增量編譯流程。
2018-11-30 19:24:004251

講述增量編譯方法,提高Vivado編譯效率

當RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯是Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間。
2019-01-22 17:27:489325

淺談Vivado 綜合選項的7種設置

-flatten_hierarchy full: 綜合時將原始設計打平,只保留頂層層次,執行邊界優化 none: 綜合時完全保留原始設計層次,不執行邊界優化 rebuilt: 綜合時將原始設計打平
2020-11-25 10:28:498164

Vivado使用技巧分享:OOC綜合技術運行流程

創建綜合運行 一個“運行(run)”是指定義和配置設計在綜合過程中的各方面,包括:使用 的Xilinx器件、應用的約束集、啟動單個或多個綜合的選項、控制綜合引擎結果的選項。點擊Flow菜單
2021-01-02 09:03:003081

一起體驗Vivado 的ECO流程

帶大家一起體驗一下Vivado 的ECO流程,以vivado自帶的Example Design為例, 直接用TCL命令修改網表,在正常的寄存器路徑之間加一級LUT。 1. 打開Vivado 界面 2. 打開
2020-10-26 09:45:233366

Vivado每個子步驟在綜合之后要分析什么呢?

越費力,甚至會出現牽一發而動全身的被動局面。這是因為在Implementation階段,Vivado在每個子步驟或多或少都會做一些優化,這些優化可能會掩蓋一些問題。那么就時序收斂而言,在綜合之后要分析什么呢? 首先,很明確的是在綜合之后就要著手對設計進行分析,需要分析邏輯級數、資源
2020-12-05 09:47:003824

關于Vivado綜合設置使用總結

當選擇為none,綜合器優化的最少,當選擇為full時,綜合器優化的最多,選擇rebuilt時,工具自動選擇一個折中的方案,對當前工程做優化。如果在rebuilt的選項不希望一些信號被優化,則可以調用原語進行約束。
2022-02-19 17:20:553884

Vivado—DCP復用

Vivado的設計流程各個階段里,采用統一的數據模型:DCP(design checkpoint),在Vivado的設計流程里,無論是綜合還是布局布線的各個階段,工具都會生成DCP文件,每一步的執行設計輸入均為上一階段的DCP文件(綜合階段除外)。
2022-07-04 09:37:312787

Vivado中設計鎖定與增量編譯方法簡析

增量實現由兩個流程構成:原始流程增量流程,如圖所示。其中,原始流程提供網表。
2022-10-10 14:16:041120

用TCL定制Vivado設計實現流程

今天推出Xilinx已發布的《Vivado使用誤區與進階》系列:用TCL定制Vivado設計實現流程。
2023-05-05 09:44:46674

Vivado綜合參數設置

如果你正在使用Vivado開發套件進行設計,你會發現綜合設置中提供了許多綜合選項。這些選項對綜合結果有著潛在的影響,而且能夠提升設計效率。為了更好地利用這些資源,需要仔細研究每一個選項的功能。本文將要介紹一下Vivado綜合參數設置。
2023-05-16 16:45:501857

Vivado增量編譯的基本概念、優點、使用方法以及注意事項

隨著FPGA設計的復雜度不斷提高,設計人員需要選擇更為高效的設計流程來保證開發效率和減少開發成本。其中,Vivado增量編譯是一種非常重要的設計流程。本文將介紹Vivado增量編譯的基本概念、優點、使用方法以及注意事項。
2023-05-25 18:25:342890

淺談DC綜合工具的工作流程

在電路設計自動化的時代,綜合工具的作用不言而喻,通過綜合,設計人員能夠獲得自己所設計模塊的規模、時序性能和關鍵路徑等有用信息,進而指導自己優化設計結構。本文就來說說綜合工具DC工作的全流程,希望對設計人員和DC的初級使用者有所啟發。
2023-06-19 15:47:121265

Vivado綜合階段什么約束生效?

Vivado綜合默認是timing driven模式,除了IO管腳等物理約束,建議添加必要的時序約束,有利于綜合邏輯的優化,同時綜合后的design里面可以評估時序。
2023-07-03 09:03:19414

vivado仿真流程

vivado開發軟件自帶了仿真工具,下面將介紹vivado的仿真流程,方便初學者進行仿真實驗。
2023-07-18 09:06:592137

使用增量綜合節省編譯時間

增量綜合的工作方式與增量實現流程相似,但僅適用于綜合階段,并且不會對緊隨其后的實現階段給予引導。
2023-09-08 11:01:37276

Vivado Design Suite用戶指南:綜合

電子發燒友網站提供《Vivado Design Suite用戶指南:綜合.pdf》資料免費下載
2023-09-13 15:47:400

什么是邏輯綜合?邏輯綜合流程有哪些?

邏輯綜合是將RTL描述的電路轉換成門級描述的電路,將HDL語言描述的電路轉換為性能、面積和時序等因素約束下的門級電路網表。
2023-09-15 15:22:521914

使用Vivado高層次綜合(HLS)進行FPGA設計的簡介

電子發燒友網站提供《使用Vivado高層次綜合(HLS)進行FPGA設計的簡介.pdf》資料免費下載
2023-11-16 09:33:360

已全部加載完成

亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>