時序邏輯是Verilog HDL 設計中另一類重要應用。從電路特征上看來，其特點為任意時刻的輸出不僅....
ZYNQ 芯片分為 PL 和 PS， PS 端的 IO 分配相對是固定的，不能任意分配，雖然 PS ....
機器學習（ML）已經在在線活動中變得無處不在。近年來，這些模型的規模和復雜性大幅增長，這有助于提高預....
工程建立完畢，我們需要將lab2這個工程所需的IP目錄文件夾復制到本工程文件夾下。本工程需要兩個IP....
? 系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本....
Xilinx Vitis-AI 是用于 Xilinx 硬件平臺上的 AI 推理的開發堆棧。它由優化的....
此外，Nios V/g 內核還有著更大的軟件生態系統，包括 FreeRTOS 和 Zephyr RT....
在Zynq MPSoC的器件里，PS (Processing System )集成了三個看門狗，分別....
Chiplet技術和NoC技術目前已經成為解決摩爾定律無法延續的一種重要方法，現在的CPU芯片對外的....
現在，您不僅可以使用 Python 腳本執行調試分析，更重要的是，借由 Vivado ILA 所生成....
FPGA得益于其高可編程性以及低延遲，低功耗的特點，在機器學習的推理領域已獲得了廣泛的關注。在過去，....
? 本文介紹如何使能 Linux 網絡協議棧中的 RFS(receive flow steering....
使用Vivado Block Design設計解決了項目繼承性問題，但是還有個問題，不知道大家有沒有....
FIFO的英文全稱叫做First in First out，即先進先出。這也就決定了這個IP核的特殊....
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶....
MIMO在4G、5G和WIFI中被廣泛使用，我們經常會碰到2T2R、4T4R、4T2R等說法。
PLL鎖相環由以下幾部分組成：前置分頻計數器、相位頻率檢測器電路、電荷泵、環路濾波器、壓控振蕩器、反....
今天給大俠帶來基于FPGA的數字視頻信號處理器設計，由于篇幅較長，分三篇。 今天帶來第一篇，上篇，視....
今天給大俠帶來基于FPGA的CAN總線控制器的設計，由于篇幅較長，分三篇。今天帶來第一篇，上篇，CA....
先說代碼： 我們是用電腦的鍵盤來輸入的指令，每一個指令都對應一個ASCII碼，而這里的ASCII碼就....
關于 Tcl 在 Vivado中的應用文章從 Tcl 的基本語法和在 Vivado 中的 應用展開，....
今天推出Xilinx已發布的《Vivado使用誤區與進階》系列：用TCL定制Vivado設計實現流程....
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶....
LDPC碼在IEEE802.16e、IEEE802.11n、IEEE802.11ac、IEEE802....
據介紹，全新推出的STM32MP13，內置Cortex-A7，最高主頻可以達到1GHz，DRAM支持....
近日，意法半導體（ST）正式推出32位STM32C0 MCU，并明確指出將用于“取代”8位MCU。
對于一個離開課堂十余年的射頻工程師來說，傅里葉變換已經不知道埋藏在腦子里的那個角落，或者根本就沒在腦....
就國內市場來說，近幾年FPGA市場也在持續擴大增長，2021年國內FPGA芯片市場為176.8億元，....
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶....
高清多媒體接口（High Definition Multimedia Interface）是一種全數....
工商網監