組合邏輯電路和時序邏輯電路的區別

一、輸入輸出關系

組合邏輯電路是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路不僅僅取決于當前的輸入信號，而且還取決于電路原來的狀態，或者說，還與以前的輸入有關。

二、結構特點

組合邏輯電路只包含門電路。而時序邏輯電路是組合邏輯電路+存儲電路結合；輸出狀態必須反饋到組合電路的輸入端，與輸入信號共同決定組合邏輯的輸出..

三、分析方法

組合邏輯電路是從電路的輸入到輸出逐級寫出邏輯函數式，最后得到表示輸出與輸入關系的邏輯函數式。然后用公式化簡法或者卡諾圖化簡法得到函數式的化簡或變換，以使邏輯關系簡單明了。有時還可以將邏輯函數式轉換為真值表的形式。

時序邏輯電路：

1、寫出每個觸發器的驅動方程；

2、將驅動方程帶入觸發器的特性方程得到狀態方程組；

3、根據邏輯圖寫出電路的輸出方程；

狀態轉換過程描述：狀態轉換表、狀態轉換圖、狀態機流程圖、時序圖。

四、設計方法

組合邏輯電路：1、邏輯抽象；2、寫出邏輯函數式；3、選定器件類型；4、將邏輯函數式化簡或者變換成適當的形式；5、畫出邏輯電路的連接圖；6、工藝設計。

時序邏輯電路：1、邏輯抽象得到狀態轉換圖或者狀態轉換表；2、狀態化簡；3、狀態分配（狀態編碼）；4、選觸發器求出狀態方程、驅動方程和輸出方程；5、根據方程式畫出邏輯圖；6、檢查設計的電路能否自啟動。