AD9361射頻捷變收發器概述
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
收發器
+關注
關注
10文章
3054瀏覽量
104927 -
adi
+關注
關注
144文章
45778瀏覽量
241985 -
射頻
+關注
關注
101文章
5384瀏覽量
166152 -
AD9361
+關注
關注
8文章
34瀏覽量
36803
發布評論請先 登錄
相關推薦
AD9361和AD9371里接收機的性能有哪些不同呢？
話說，如果使用CMOS工藝的話，零中頻的閃爍噪聲會比較大，如果使用SiGe和BiCMOS工藝的話，閃爍噪聲就會小很多[1]。所以，我就打算看看AD9361和AD9371這兩個芯片的工藝。
AD9361 BBPLL鎖相環失鎖（Z706）
各位好！ 我在嘗試用FPGA直接配置AD9361，但是BBPLL一直失鎖，具體問題如下：
這是9361配置表，在9361初始化時，index一直卡在24，說明BBPLL失鎖，觀察spi讀寫
可以看到sdi值一直為0，sdo波形也
發表于 03-25 16:14
AD9361接收器簡述的應用及功能解析——chiptuo（芯片拓展者）
ADI AD9361是一款高性能、高度集成的RF捷變收發器?。該器件的可編程性和寬帶能力使其成為多種收發器應用的理想選擇。該器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器提供可配置數字接口，從而簡化設計導
ad9361 ADC采樣率設置范圍
AD9361是一款高性能的射頻前端芯片，廣泛應用于無線通信系統中。其中一個重要特性是其具有靈活可調的ADC采樣率。本文將詳細介紹AD9361的ADC采樣率設置范圍，包括其相關特性、設置方法以及在實際
AD9361 開發板電路圖 電路原理圖
AD9361 開發板電路圖 電路原理圖 AD9361電路圖 TCM1-63AX+ PIN TO PIN CH-BTM163A 替代型號電路圖
發表于 01-02 11:46
ad9361接收電平范圍
AD9361是一種寬頻帶軟件可定義收發器芯片，由ADI（Analog Devices Inc.）公司研發，可用于各種射頻（RF）應用。它是一種全集成的射頻
求助，關于多片AD9361參考時鐘和External LO的問題
當試圖另兩片AD9361的LO和BB時鐘相位固定時，手冊上提供了兩種辦法，一個是兩片AD9361的XTALN共源(低頻30Mhz-80Mhz)，然后片內的TxRFPLL/RxRFPLL/BBPLL
發表于 12-13 07:51
AD9361時延響應特性不固定如何優化？
利用AD9361進行擴頻信號的收發自閉環實驗，測試發現，AD9361工作在AGC模式下，接收鏈路時延隨接收信號功率變化（時延變化量超過0.1ns）。后調成MGC模式，手動控制接收鏈路為固定增益，時延
發表于 12-12 07:36
AD9361輸出無信號是為什么？
目前正在調試AD9361，然后發現在用3f4進入測試模式的時候有波形顯示，然后關閉3f4，輸出和輸入都無波形。并且在下載程序后一瞬間可以看到示波器有正弦出現。然后我用的是12\'fhhh配置的單音
發表于 12-06 06:38
ad9361輸出信號異常
各位大佬好，我最近在調試ad9361，試了一下輸出一個480k的頻率，載波頻率是2250.5M，上變頻后頻率應該是2250.5M+-480k，但是在頻譜儀上看到他的載波頻率還是很高，按照
發表于 11-01 14:29
工商網監
評論