<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Allegro 鋪銅、內電層分割

LUZq_Line_pcbla ? 來源:未知 ? 作者:李威 ? 2018-03-05 17:02 ? 次閱讀

一、Allegro 鋪銅

1、建議初學者內電層用正片,因為這樣就不用考慮flash焊盤,這時候所有的過孔和通孔該連內電層的就連到內電層,不該連的就不連。而如果用負片,那么如果做焊盤的時候如果沒有做flash焊盤,那么板子就廢了。

2、在外層鋪銅:shape –> rectangular 然后再option中進行設置

(1)、動態銅(dynamic copper)

(2)、制定銅皮要連接的網絡

3、鋪銅后如何編輯邊界:shape –> edit boundary 就可以對銅皮就行修改邊界

4、如何刪除銅皮:edit –> delete –> 在find中選擇shape –> 點擊銅皮就行刪除

5、修改已鋪銅的網絡:shape –> select shape or void –> 點擊銅皮,右鍵assign net

6、如何手工挖空銅皮:shape –> manual void –> 選擇形狀

7、刪除孤島:shape –> delete islands –> 在option面板點擊delete all on layer

8、鋪靜態銅皮:shape –> rectangular –> 在option面板選擇static solid

9、銅皮合并,當兩塊銅皮重疊了以后要進行合并:shape –> merge shapes 逐個點擊各個銅皮,就會合并為一個銅皮。合并銅皮的前提是銅皮必須是相同網絡,別去銅皮都是一種類型(都是動態或者都是靜態)

二、Allegro 內電層分割

1、在多電源系統中經常要用到

2、在分割前為了方便觀察各個電源的分布,可以將電源網絡高亮顯示

3、分割銅皮:add –> line –> 在option面板選擇class為anti etch,subclass為power,制定分割線線寬(需要考慮相臨區域的電壓差),如果電壓差較 小,用20mil即可,但是如果是+12V與-12V需要間隔寬一些,一般40~50mil即可??臻g允許的話,盡量寬一些。然后用線進行區域劃分

4、銅皮的分割:edit –> split plane –> create 打開create split palne,選擇要分割的層(power)及銅皮的類型 –> 制定每個區域的網絡

5、全部去高亮:display –> delight –> 選擇區域

6、去除孤島:shape –> delete island 可以將孤島暫時高亮顯示 –> 點擊option去除孤島

7、盡量不要再相鄰層鋪不用電源的銅皮,因為這樣會帶來電源噪聲的耦合,在電源層之間要至少相隔一層非介質層

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • PCB設計
    +關注

    關注

    394

    文章

    4590

    瀏覽量

    83618
  • 鋪銅
    +關注

    關注

    2

    文章

    34

    瀏覽量

    19523
  • 可制造性設計

    關注

    10

    文章

    2063

    瀏覽量

    15319
  • 內電層分割
    +關注

    關注

    0

    文章

    5

    瀏覽量

    2623
  • 華秋DFM
    +關注

    關注

    20

    文章

    3486

    瀏覽量

    3978

原文標題:Allegro 鋪銅、內電層分割

文章出處:【微信號:Line_pcblayout,微信公眾號:Line_pcblayout】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Allegro生成光繪文件

    Allegro生成光繪文件
    發表于 05-06 10:37 ?0次下載

    Allegro PCB設計如何實現ALLEGRO的多人協作

    在創建完分割區域以后,系統默認是以矩形的方式進行分割,可以從Options面板可以看出,如圖3所示,為了更方便的分割區域,我們點擊鼠標右鍵選擇add shape,然后在line lock中選擇45度來進行
    發表于 03-15 12:30 ?907次閱讀
    <b class='flag-5'>Allegro</b> PCB設計如何實現<b class='flag-5'>ALLEGRO</b>的多人協作

    MCU晶振下到底該不該?

    MCU的晶振下到底該不該,有些資料說最好,有些說最好不要??求各位高手解答?。。?!
    發表于 01-12 06:56

    請問模擬地到底需不需要呢?

    網上資料說法不一:有的說模擬地最好要。而有的說模擬地鋪后,會引入電磁干擾,尤其是在高頻情況下。 現在我想采集傳感器的信號,想在傳感器與放大電路之間引入RFI濾波器,而手冊上說,對于RFI濾波器,最好使用兩面都有地線
    發表于 01-09 07:31

    LTM4620給fpga提供1.0V內核電源,4620輸出電容量計算是否應該包含布局在fpga芯片附近的bulk電容?

    LTM4620給fpga提供1.0V內核電源,4620輸出電容量計算是否應該包含布局在fpga芯片附近的bulk電容? 靠近FPGA布局的電容也比較大,比如470uF。但這些電容隔4620布局比較遠,大于7cm。通過
    發表于 01-05 06:01

    機器視覺圖像分割的方法有哪些?

    現有的圖像分割方法主要分以下幾類:基于閾值(threshold)的分割方法、基于區域的分割方法、基于邊緣的分割方法以及基于特定理論的分割方法
    發表于 11-02 10:26 ?617次閱讀
    機器視覺圖像<b class='flag-5'>分割</b>的方法有哪些?

    PCB中地線好還是走寬線好點?

    PCB中地線,好還是走寬線好點。是回路地,不是機殼地
    發表于 10-16 13:55

    請問pcb裸的logo放在哪一?

    pcb裸的logo放在哪一?
    發表于 10-16 07:29

    allgero重新導網表之后銅皮出現分割現象是什么原因呢?

    allgero重新導網表之后銅皮沒有自動避讓其他網絡過孔,并且整塊銅皮被分割,刪除重新也還是一樣的結果
    發表于 10-08 11:38

    的疑問

    這種方式有什么優點嗎
    發表于 08-24 16:40

    什么是圖像分割?圖像分割的體系結構和方法

    圖像分割(Image Segmentation)是計算機視覺領域中的一項重要基礎技術,是圖像理解中的重要一環。前端時間,數據科學家Derrick Mwiti在一篇文章中,就什么是圖像分割、圖像分割架構、圖像
    的頭像 發表于 08-18 10:34 ?3182次閱讀
    什么是圖像<b class='flag-5'>分割</b>?圖像<b class='flag-5'>分割</b>的體系結構和方法

    【華秋干貨】電源PCB設計匯總

    足夠寬。 路徑不能被過孔分割太嚴重,必須計算有效線寬,確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_GPU 的電源在外圍換時,要盡可能的多打電源過孔(10個以上0.5*0.3mm
    發表于 08-10 16:37

    KiCad中如何分割平面?

    ”、“負片”之分。如果需要創建一個完整的電源平面或者分割電源平面,都必須以“敷”的方式進行。 注意,在某些EDA工具中(比如Altium Designer),電源被定義為“負片”,即默認平面層完全
    發表于 06-26 11:50

    Allegro換PIN

    allegro
    YS YYDS
    發布于 :2023年06月20日 13:51:21

    Courtyard如何使用?

    ?“ 使用Allegro的小伙伴應該很清楚Courtyard的用法,但使用Altium Designer的小伙伴可能對Courtyard完全沒有概念。Courtyard到底是什么
    發表于 06-13 13:01
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>