分享跨分割設計對高速電路信號的影響

在高速電路中經常會遇到跨分割設計，在2017年的時候也寫過一篇跨分割設計的文章。

今天給大家分享一篇跨分割設計對信號的影響。

隨著高速電路的信號速率也越來越高，那么在高速電路設計中是否也需要進行漸變線的設計呢？為了驗證這個問題，特意在ADS中設計了如下原理圖(為了說明問題的嚴重性，把信號的速率設置為25Gbps)。

仿真得到的結果如下圖所示：

眼圖的寬度和高度分別為39.6ps和860mV。再通過無源鏈路的仿真，獲得其S參數的結果。其無源鏈路的原理圖為：

其插入損耗和回波損耗的結果如下圖所示：

為了表示其跨分割，加了一段新的傳輸線，修改了傳輸線到參考層的距離，修改后的原理圖如下所示：

結果如下圖所示：

從上圖的結果可以看出，在信號線只有10mil跨分割設計時，在25Gbps時，噪聲和抖動都有增加。同樣，仿真其無源鏈路的結果如下所示（藍色的為跨分割設計的結果）：

插入損耗的結果在25GHz之前幾乎沒什么差異，但是回波損耗的結果差異比較大。當然，由于跨分割的傳輸線比較短，其回波損耗也都在-20dB以下。

很顯然，從上述的結果可以看到跨分割設計引起了實實在在的問題。如下是從通道有源仿真的角度，分別對不同跨分割的寬度仿真的結果對比：

總長1inch的傳輸線，在25Gbps的信號速率下，只要有跨分割設計，其信號都會受到影響。當然，當速率比較低速時，跨分割設計的影響也會小一些。

對于跨分割設計其它的相關研究，比如所跨分割時，傳輸線到參考層的距離、信號的速率、傳輸線總的長度等等因素，也可以研究跨分割對阻抗、損耗、串擾等的影響。由于時間和篇幅的關系，我就不做過多的贅述。有興趣的工程師可以繼續往下研究，也可以與作者進行交流。