三星電子：加快2nm和3D半導體技術發展，共享技術信息與未來展望

三星電子近日公開了第一季度財務報告，其中詳細介紹了旗下半導體相關業務的技術進展及未來規劃。據悉，盡管整體晶圓代工業務回暖速度較慢，但晶圓廠的運營效率已然有所提升。

在技術研發領域，三星電子的3nm與2nm工藝取得顯著進步，預計本季度內完成2nm設計基礎設施的開發；此外，4nm工藝的良率亦逐漸穩定。

為適應3D集成電路的需求，三星正在籌備4nm技術，同時計劃開發適用于14nm、8nm等成熟節點的基礎設施。值得注意的是，三星仍然計劃下半年實現第二代3nm技術的大規模生產，并提高2nm技術的成熟度。

在存儲業務方面，三星電子宣布已于本月啟動HBM3E 8H（8層堆疊）內存的批量生產，并計劃本季度內推出單堆棧容量高達36GB的HBM3E 12H產品。

為了滿足生成式AI市場的需求，三星將持續擴大HBM的供應。在常規DDR5領域，基于1bnm（12納米級）制程的32Gb DDR5也將在本季度實現量產。

三星計劃通過加快產能爬坡來增強企業在高密度DDR5模組市場的競爭力。據了解，三星1bnm 32Gb DDR5內存于去年9月首次亮相，原計劃于2023年底量產。

至于NAND閃存領域，三星進一步明確第9代V-NAND的QLC版本將于今年三季度實現量產。