<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

談談高速PCB設計中的打孔包地與串擾

硬件攻城獅 ? 來源:硬件工程師煉成之路 ? 2024-05-01 15:10 ? 次閱讀

工程界常常使用保護地線進行隔離,來抑制信號間的相互干擾。的確,保護地線有時能夠提高信號間的隔離度,但是保護地線并不是總是有效的,有時甚至反而會使干擾更加惡化。使用保護地線必須根據實際情況仔細分析,并認真處理。

保護地線是指在兩個信號線之間插入一根網絡為GND的走線,用于將兩個信號隔離開,地線兩端打GND過孔和GND平面相連,如圖所示。有時敏感信號的兩側都放置保護地線。

fb9620da-0068-11ef-a297-92fbcf53809c.png

要想加入保護地線,首先必須把兩個信號線的間距拉開到足以容納一根保護地線的空間,由于拉開了信號線的間距,即使不插入保護地線,也會減小串擾。插入保護地線會有多大的作用?

低頻模擬信號包地

我們來看表層微帶線情況下串擾的大小。假設走線是50Ω阻抗控制的,線寬為6mil,介質厚度為3.6mil,介電常數為4.5。并假設兩路信號都是載波頻率為30Mhz,帶寬為2Mhz的模擬信號。

下圖顯示了三種情況下的遠端串擾情況。當線間距為6mil時,由于兩條線緊密耦合,遠端串擾較大。把間距增加到18mil,遠端串擾明顯減小。進一步,在兩條線之間加入保護地線,地線兩端使用過孔連接到地面,遠端串擾進一步減小。

fba9803a-0068-11ef-a297-92fbcf53809c.png

對于低頻模擬信號之間的隔離,保護地線的確很有用。這也是很多低頻板上經常見到的“包地”的原因。但是,如果需要隔離的數字信號,情況會有所不同。我們分表層微帶線和內層帶狀線兩種情況來討論保護地線對數字信號的隔離效果。以下討論我沒假定PCB走線都是50Ω阻抗控制的。

表層走線

仍然使用上面的表層走線疊層結構,線寬為6mil,介質厚度為3.6mil,介電常數為4.5。攻擊信號為上升時間Tr=200ps的階躍波形??紤]以下三種情況下的近端串擾和遠端串擾的情況,如下圖所示,其中耦合段長度為2000mil。

fbb55af4-0068-11ef-a297-92fbcf53809c.png

Case1:兩條走線間距gap=1w(w=6mil表示線寬);

Case2:兩條走線間距gap=3w,僅僅拉大道能夠放下一條保護線的間距,但不適用保護線;

Case3:兩條線間距gap=3w,中間使用保護地線,并在兩端打GND過孔。

下圖顯示了三種情況下串擾波形,無論是近端串擾還是遠端串擾,走線間距從1w增加到3w時,串擾都明顯減小。在此基礎上,走線間插入保護地線,串擾如下圖中Case 3所示,相比Case 2,插入保護地線,不但沒有起到進一步減小串擾的作用,反而增大了串擾噪聲。

fbc3f3ca-0068-11ef-a297-92fbcf53809c.png

這個例子表明,拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當,可能反而會惡化串擾。因此,在使用保護地線時,需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用,需要再地線上添加很多GND過孔,過孔間距應小于1/10λ,如圖所示。λ為信號中最高頻率成分對應的波長。

fbd0a930-0068-11ef-a297-92fbcf53809c.png

內層走線

對于內層走線,如下圖所示:

fbdfdab8-0068-11ef-a297-92fbcf53809c.png

介電常數為4.5,阻抗為50Ω??紤]到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形,入射信號幅度500mv,耦合長度為2000mil,近端串擾如圖所示,加入了保護地線,近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。對于內層走線,加入保護地線能夠獲得更大的隔離度。

fbebd264-0068-11ef-a297-92fbcf53809c.png

對于表層走線來說,使用密集型的GND過孔,對提升隔離效果是有好處的。但是,對于內層走線來說,使用密集型的GND過孔幾乎得不到額外的好處,下圖對比了GND過孔間距為2000mil(保護地線兩端打GND過孔)和GND過孔間距為400mil時的近端串擾情況,串擾量幾乎沒有變化。

fbf8e602-0068-11ef-a297-92fbcf53809c.png

間距增加到5w時情況如何?

fc04547e-0068-11ef-a297-92fbcf53809c.png

fc0f49d8-0068-11ef-a297-92fbcf53809c.png

當走線間距進一步加大,保護地線仍保持在6mil的線寬時,對于表層走線來說,保護地線的作用減小。在下圖中,兩條線間距拉到5w時,兩種情況下近端串擾和遠端串擾量和不使用保護地線情況相當,沒有明顯改善。因此,對于表層走線來說,走線間距很大時,中間再加入保護地線,幾乎沒有什么效果,如果處理不好反而會使串擾惡化。

對于內層走線來說,保護地線仍然會起很大作用。如下圖,內層間距為5W,兩種情況下近端串擾噪聲波形如圖。中間加入了保護地線,能明顯改善近端串擾。

fc1ce76e-0068-11ef-a297-92fbcf53809c.png

結論

1)保護地線對低頻模擬信號的隔離通常都是有效的。但是在數字信號之間的保護走線并不是那么有用,有時反而會使情況更惡化。

2)對于表層走線,如果保護地線的GDN孔間距很大,可能會使串擾更加嚴重,必須使用非常密集的GND孔才能起到隔離的效果。

3)對于內層走線,保護地線可以減小近端串擾。

來源:CSDN,作者:硬件工程師煉成之路

審核編輯:劉清
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • PCB設計
    +關注

    關注

    394

    文章

    4590

    瀏覽量

    83618
  • 模擬信號
    +關注

    關注

    8

    文章

    981

    瀏覽量

    51970
  • PCB走線
    +關注

    關注

    2

    文章

    131

    瀏覽量

    13836
  • GND
    GND
    +關注

    關注

    2

    文章

    523

    瀏覽量

    38189

原文標題:高速PCB設計中的打孔包地與串擾分析

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    PCB設計如何處理問題

    PCB設計如何處理問題        變化的信號(例如階躍信號)沿
    發表于 03-20 14:04

    PCB設計-真實世界的(下)

    飽和現象。 圖11 圖11為RT=0.3ns,L=2000mil,線間距從3mil變化至12mil時的變化。4. 結論在實際的工程操作,高速信號線一般很難調節其信號的上升時間,為
    發表于 10-21 09:52

    PCB設計-真實世界的(上)

    ?對有一個量化的概念將會讓我們的設計更加有把握。1.3W規則在PCB設計為了減少線間,
    發表于 10-21 09:53

    高速PCB設計解決EMI問題的九大規則

    ,相鄰的布線層遵循橫平豎垂的布線方向,垂直的布線可以抑制線間的。   規則六:高速PCB設計的拓撲結構規則 在
    發表于 01-19 22:50

    高速PCB板設計問題和抑制方法

    ?????? 高速PCB設計的整個過程包括了電路設計、芯片選擇、原理圖設計、PCB布局布線等步驟,設計時需要在不同的步驟里發現并采取
    發表于 08-28 11:58

    小間距QFN封裝PCB設計抑制問題分析與優化

    。對于8Gbps及以上的高速應用更應該注意避免此類問題,為高速數字傳輸鏈路提供更多裕量。本文針對PCB設計由小間距QFN封裝引入
    發表于 09-11 11:50

    基于高速PCB分析及其最小化

    變小,布線密度加大等都使得高速PCB設計的影響顯著增加。
    發表于 09-11 15:07

    高速PCB設計常見問題

    。 問:在高速PCB設計,與信號線的速率、走線的方向等有什么關系?需要注意哪些設計指標來避免出現
    發表于 01-11 10:55

    PCB設計打孔的含義

    問:為什么要地?答:為了控阻抗和降低; 問:那地需不需要打過孔呢?答:要啊,必須要啊,不然地就沒意義了。 問:那
    發表于 05-30 07:22

    什么是小間距QFN封裝PCB設計抑制?

    。對于8Gbps及以上的高速應用更應該注意避免此類問題,為高速數字傳輸鏈路提供更多裕量。本文針對PCB設計由小間距QFN封裝引入
    發表于 07-30 08:03

    高速差分過孔產生的情況仿真分析

    方向的間距時,就要考慮高速信號差分過孔之間的問題。順便提一下,高速PCB設計的時候應該盡可能最小化過孔stub的長度,以減少對信號的影響
    發表于 08-04 10:16

    解決PCB設計消除的辦法

    PCB電路設計中有很多知識技巧,之前我們講過高速PCB如何布局,以及電路板設計最常用的軟件等問題,本文我們講一下關于怎么解決PCB設計
    發表于 11-02 09:19

    怎么抑制PCB小間距QFN封裝引入的

    8Gbps及以上的高速應用更應該注意避免此類問題,為高速數字傳輸鏈路提供更多裕量。本文針對PCB設計由小間距QFN封裝引入
    發表于 03-01 11:45

    高速電路設計反射和的形成原因是什么

    高速PCB設計的信號完整性概念以及破壞信號完整性的原因高速電路設計反射和
    發表于 04-27 06:57

    針對PCB設計由小間距QFN封裝引入的抑制方法

    。對于8Gbps及以上的高速應用更應該注意避免此類問題,為高速數字傳輸鏈路提供更多裕量。本文針對PCB設計由小間距QFN封裝引入
    發表于 11-21 06:14
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>