<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

易靈思RAM使用--Update4

XL FPGA技術交流 ? 來源:XL FPGA技術交流 ? 作者:XL FPGA技術交流 ? 2024-04-23 14:52 ? 次閱讀

易靈思RAM在使用時可以會遇到一些問題,這里把常用的問題總結下。

1、ram初始化文件路徑是工程路徑

在對ram進行初始化時需要指定文件路徑,這里要注意'/'的方向。

(1)如果文件放在工程目錄下,寫法如下:

.RAM_INIT_FILE("./ram_init_file.inithex" )

或者.RAM_INIT_FILE("ram_init_file.inithex" )

(2)如在工程目錄下新建一個src文件。寫法如下:

.RAM_INIT_FILE("./src/ram_int_file.mem")

dfad7c7e-fc53-11ee-b759-92fbcf53809c.png

2.初始化文件格式

初始化文件支持.inithex和.mem.都是按順序以16進制輸入數據即可。

dfba174a-fc53-11ee-b759-92fbcf53809c.png

dfcb5438-fc53-11ee-b759-92fbcf53809c.png

3、在RAM評估器中評估RAM資源

易靈思提供了RAM資源評估器,可以快速幫忙評估RAM資源的使用情況。以下為操作步驟:

(1)把路徑轉換Efinity路徑下的bin文件夾下。

(2)通過以下命令評估

dfd180c4-fc53-11ee-b759-92fbcf53809c.png

efx_map_ramest --family Trion --mode area --size 10240x16

但是如果直接運行該命令會提示錯誤。

dfdd3234-fc53-11ee-b759-92fbcf53809c.png

因為efinity的路徑沒有寫入系統路徑,用windows 命令行的時候,需要先運行bin文件夾下的setup.bat來設置環境,然后運行命令,注意不同模式下資源使用量不同。

dfe5078e-fc53-11ee-b759-92fbcf53809c.png

4、大塊ram的使用

如果RAM資源使用比較多時,可能會報出以下錯誤。

dfeee678-fc53-11ee-b759-92fbcf53809c.png

解決方案

  • 在工程目錄下放置以下文件 文件名:efx_map_settings.ini

  • 并在文件中輸入下面語句:max-bit-blast-mem-size = 524300

在2023.1及以后的版本已經不需要上面的ini文件解決方案。

4RAM使用報錯

(1)ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WCLKE is not

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is not disabled in a disabled mode

ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is not disabled in a disabled mode

錯誤原因:FIFO的時鐘給的是無效的。

5、如果要把小于256bit的ram綜合成register,可以在工程目錄下新建一個efx_map_settings.ini文件。并在文件中輸入以下兩句:

use-logic-for-small-mem=256use-logic-for-small-rom=256

在2023.1及以后的軟件提供了相關的選項。

dff34146-fc53-11ee-b759-92fbcf53809c.png

e0014eee-fc53-11ee-b759-92fbcf53809c.png

6、RAM綜合的其它操作請參考efinity-synthesis.pdf

這里包括對使能,復位等的寫法的注意事項。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • RAM
    RAM
    +關注

    關注

    7

    文章

    1321

    瀏覽量

    113706
  • 易靈思
    +關注

    關注

    5

    文章

    35

    瀏覽量

    4683
收藏 人收藏

    評論

    相關推薦

    790.賽被并入AMD對中國FPGA廠商有什么意義?

    fpga
    小凡
    發布于 :2022年10月05日 02:52:44

    玩轉FPGA,賽FPGA設計大賽開賽啦

    13日方案入圍者,開始設計作品,并定期在活動指定區域更新設計進展活動進展活動時間備注方案提交4月23日—5月12日必須使用賽芯片評選入圍方案 入圍者準備設計用品5月13日—5月24日由專家評選出若干
    發表于 04-23 09:31

    Verilog(FPGACPLD)設計小技巧

    Verilog(FPGACPLD)設計小技巧
    發表于 08-19 22:52

    FPGA是用altera多還是賽的多呢

    FPGA是用altera多還是賽的多呢,我買的開發板是altera的,但是很多人推薦說學習賽的好
    發表于 01-09 21:27

    Xilinx賽FPGA技術及應用線上公開課

    ` 本帖最后由 MGJOY 于 2017-4-10 15:07 編輯 本周三,4月12日,賽FPGA技術及應用線上公開課。歡迎大家觀看、學習交流~分享主題【賽
    發表于 04-10 15:06

    【芯A83T試用體驗】開箱評測

    `` 本帖最后由 DaveBryant 于 2017-4-30 18:04 編輯 一、前言電子發燒友人生的第一次申請,給了芯A83T,對此倍感榮幸,非常感謝電子發燒友,在學校我也是經常接觸
    發表于 04-30 17:46

    【芯A83T試用體驗】開箱與硬件解析

    感謝電子發燒友、感謝芯這次獲得了芯八核A83T開發板套件的試用機會,昨天收到貨包裝非常精致,采用青色硬紙盒包裝(包含上下蓋),產品包裝正面右上角用白色中英文標注了芯
    發表于 05-01 14:20

    我需要VDSP++5.0 Update3及Update4,誰能幫幫我.

    我需要VDSP++5.0 Update3及Update4,誰能幫幫我.
    發表于 08-28 14:41

    Xilinx賽方案

    能做賽方案的,請聯系
    發表于 01-21 19:31

    什么是賽豐富目標設計平臺?

    今年年初,賽率先在FPGA領域提出目標設計平臺概念,旨在通過選用開放的標準、通用的開發流程以及類似的設計環境,減少通用工作對設計人員時間的占用,確保他們能集中精力從事創新性的開發工作。
    發表于 08-13 07:27

    為什么說賽已經遠遠領先于Altera?

    Altera和賽20年來都在FPGA這個窄眾市場激烈的競爭者,然而Peter Larson基于對兩個公司現金流折現法的研究表明,賽是目前FPGA市場的絕對領先者。
    發表于 09-02 06:04

    高價回收賽系列IC

    高價回收賽系列IC長期回收賽系列IC,高價求購賽系列IC。深圳帝歐長期回收ic電子料
    發表于 04-06 18:07

    如何使用賽FPGA加速包處理?

    FAST包處理器的核心功能是什么如何使用賽FPGA加速包處理?
    發表于 04-30 06:32

    回收Xilinx芯片 收購賽芯片

    回收Xilinx帶板芯片, 回收工廠賽XILINX系列IC:XC3S1500FGG676EGQ、XC5VLX50-1FFG676、XC5VLX110-1FFG676C
    發表于 12-17 10:02

    這顆賽是限制料還是翻新料?

    絲印查不到系列型號,引腳數量也對不上賽所有型號規格,賽也沒有韓國產地
    發表于 02-24 17:01
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>