<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

海思Hi3519DV500核心板IPC算力2.5T圖像ISP 智能視頻處理

PCB65518310 ? 來源:PCB65518310 ? 作者:PCB65518310 ? 2024-04-10 06:17 ? 次閱讀

海思開發板HI3516DV500超高清智慧視覺SoC

核心板尺寸:36mm*36mm

wKgZomYVvo-AGwdwAATlGT-qnoE511.jpg

wKgaomYVvo-ATewzAALM-bal1bg178.jpg

wKgZomYVvpCAUrAFAAcNaMXZIjk832.jpg


主要特點
處理器內核
?雙核ARM Cortex A55@1000MHz
?32KB I-Cache,32KB D-Cache,256KB L3cache
?支持NEON加速,集成FPU處理單元
?支持TrustZone


系統級加速模塊
?集成硬化的標準CRC32/CRC16/CRC8多項式運算單元
?集成硬化的高速直接數據搬移模塊(DMA)


智能視頻分析
?神經網絡
支持完整的API和工具鏈,易于客戶開發
?升級IVE算子, 支持特征點檢測、周界、光流及多種計算機形態學算子
?升級DPU算法實現雙目深度圖加速單元,最大分辨率2048 x 2048, 最大視差224,處理性能720p@30fps


視頻編解碼
?支持H.264 BP/MP/HP Level 5.1
?支持H.265 Main Profile Level 5.1
?H.264/H.265編解碼最大分辨率為6144x 6144
?支持I/P幀
?H.264/H.265多碼流編解碼典型性能如下:
-3840 x 2160@30fps(編碼)+1920 x1080@30fps(編碼)+720 x 480@30fps(編碼)
-3840 x 2160@30fps(編碼)+720 x480@30fps(編碼)+1920 x 1080@30fps(解碼)
-3840 x 2160@30fps(解碼)
?支持8個區域的編碼前OSD疊加
?支持CBR/VBR/AVBR/FIXQP/QPMAP等多種碼率控制模式
?輸出碼率最大值80Mbps
?支持8個感興趣區域(ROI)編碼
?支持視頻前端疊加mosaic編碼
?支持數字水印
?支持PVC感知編碼降低碼流
?支持JPEG Baseline編解碼
?JPEG編解碼最大分辨率16384 x 16384
?JPEG最大性能
-編碼:3840 x 2160@60fps(YUV420)
-解碼:3840 x 2160@30fps(YUV420)
ISP
?支持多路sensor同時處理
?支持3A(AE/AWB/AF)功能,3A參數用戶可調節
?支持去固定模式噪聲(FPN)
?支持壞點校正和鏡頭陰影校正
?支持兩幀WDR及Advanced Local Tone Mapping, 支持強光抑制和背光補償
?支持多級3D去噪
?支持圖像邊緣增強
?支持去霧
?支持動態對比度增強
?支持3D-LUT色彩調節
?支持新一代鏡頭畸變校正
?支持魚眼等任意形狀幾何矯正
?支持6-DoF數字防抖
?支持陀螺儀防抖和Rolling-Shutter校正
?支持圖像Mirror、Flip、90度/270度旋轉
?支持使用神經網絡對圖像進行實時DRC、BNR、3DNR或DM處理
?支持黑白與彩色兩路圖像雙光融合
?提供PC端ISP調節工具


視頻與圖形處理
?支持圖形和圖像1/15.5~16x縮放功能
?支持水平方向全景拼接
-輸入2路2560×1440@30fps,輸出3840x2160@30fps
-輸入4路1920x1080@30fps,輸出3840x2160@30fps
?支持視頻層、圖形層疊加
?支持色彩空間轉換


視頻輸入接口
?支持8-Lane image sensor串行輸入,支持MIPI/LVDS/Sub-LVDS/HiSPi多種接口
?支持2x4-Lane或4x2-Lane等多種組合,最高支持4路sensor輸入
?支持8/10/12/14 Bit RGB Bayer DC時序視頻輸入,時鐘頻率最高148.5MHz
?支持BT.601、BT.656、BT.1120視頻輸入接口
?支持通過MIPI虛擬通道輸入1~4路YUV
?支持主流CMOS電平熱成像傳感器接入
?支持結構光圖像模組
?支持cw ToF圖像傳感器


視頻輸出接口
?支持一路BT.1120或BT.656接口輸出, 其中BT.1120最高性能1920x1080@60fps
?支持6/8bit串行或16/18/24bit RGB并行輸出, 最高頻率74.25MHz
?支持4-Lane Mipi DSI/CSI接口輸出,最高1.8Gbps/lane, 性能3840 x 2160@30fps
?支持Gamma校正和水平方向sharpen

音頻接口與處理
?內置Audio codec,支持16bit雙路差分語音輸入和雙路單端語音輸出
?支持1路I2S接口,兼容多聲道時分復用傳輸模式(TDM)
?支持8路數字MIC陣列輸入
?支持多協議語音編解碼
?支持音頻3A(AEC/ANR/ALC)處理


安全隔離與引擎
?支持安全啟動
?支持基于TrustZone的REE/TEE硬件隔離方案
?支持神經網絡模型與數據保護
?硬件實現AES128/256對稱加密算法
?硬件實現RSA3072/4096簽名校驗算法
?硬件實現ECC256/384/512橢圓曲線算法
?硬件實現SHA256/384/512、HMAC_SHA256/384/512算法
?硬件實現SM2/3/4國密算法
?硬件實現真隨機數發生器
?提供28Kbit OTP存儲空間供客戶使用


網絡接口
?1個千兆以太網接口
-支持RGMII、RMII兩種接口模式
-支持TSO、UFO、COE等加速單元


外圍接口
?2個SDIO3.0接口
-SDIO0支持SDXC卡,最大容量2TB
-SDIO1支持對接wifi模組
?1個USB3.0/USB2.0接口
-USB Host/Device可切換
?支持上電復位(POR)和外部輸入復位
?集成獨立供電RTC
?集成精簡上下電控制邏輯, 實現芯片待機喚醒
?集成4通道LSADC
?集成RGB小屏專用三線控制接口
?多個UART、I2C、SPI、PWM、GPIO接口


外部存儲器接口
?DDR4/LPDDR4/LPDDR4x接口
-支持2 x 16bit DDR4
-支持1 x 32bit LPDDR4/LPDDR4x
-DDR4最高速率2666Mbps
-LPDDR4/LPDDR4x最高速率2666Mbps
-最大容量4GB
?SPI Nor/SPI Nand Flash接口
-支持1、2、4線模式
-SPI Nor Flash支持3Byte、4Byte地址模式
?eMMC5.1接口,最大容量2TB
?可選擇從eMMC、SPI Nor/SPI Nand Flash啟動


SDK
支持Linux5.10 SDK包


芯片物理規格
?功耗
-2.5W典型功耗(編碼4K30 + 2Tops)
?工作電壓
-內核電壓為0.9V
-IO電壓為1.8/3.3V
-DDR4/LPDDR4/LPDDR4x接口電壓分別為1.2/1.1/0.6V
?封裝形式
-RoHS,FCCSP 15mm x 15mm封裝
-管腳間距:0.65mm

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • ISP
    ISP
    +關注

    關注

    6

    文章

    459

    瀏覽量

    51161
  • 開發板
    +關注

    關注

    25

    文章

    4578

    瀏覽量

    94979
  • 算力
    +關注

    關注

    1

    文章

    715

    瀏覽量

    14441
收藏 人收藏

    評論

    相關推薦

    國產FPGA核心板!米爾紫光同創Logos-2和Xilinx Artix-7核心板

    成了PG2L100H-6IFBG484、DDR3、EEPROM、QSPI FLASH、DC-DC電源管理等電路。MYC-J2L100H核心板采用金手指鏈接,滿足5G通信、視頻圖像處理、
    發表于 05-31 17:40

    支持開源歐拉openEuler!米爾基于海思Hi3093核心板上市!

    ? ? 新品播報!米爾電子發布了基于海思Hi3093高性能MPU的 MYC-LHi3093核心板及開發板 , 此款核心板支持openEuler embedded OS歐拉系統,豐富生態,可實現100
    的頭像 發表于 03-23 16:52 ?1984次閱讀
    支持開源歐拉openEuler!米爾基于海思<b class='flag-5'>Hi</b>3093<b class='flag-5'>核心板</b>上市!

    供應芯片方案代理

    :GK7608V100開發包型號SS928V100 可國產化證明 3、Hi3519AV200芯片絲印22AP70開發包型號SS927V100 4、Hi3519DV500對標HI3516AV300 5
    發表于 02-24 10:44

    全志T527國產核心板及米爾配套開發批量上市!

    ,配備八核Cortex-A55內核,采用RISC-V協處理器;T527核心板支持2Tops NPU,滿足邊緣智能AI加速應用;全志T527支
    發表于 02-23 18:33

    【年度精選】2023年度top5榜單——電路設計論壇資料

    將成為你不可或缺的參考資料。它們不僅能幫助你解決問題,還能啟發你的思考,提升你的開發技能。讓我們一起探索電路設計領域的奧秘吧! 1、Hi3519DV500 超高清智能網絡攝像頭 SoC 產品簡介
    發表于 01-17 15:04

    全志T113i全國產核心板上市

    超低價、超靈活、超全能!飛凌嵌入式FET113i-S全國產核心板正式發布!整采用100%國產工業級元器件,含稅價最低僅需88元! FET113i-S核心板基于全志T113-i工業級
    發表于 11-20 16:32

    【新品】紫光同創FPGA核心板PG2L50H|盤古50Pro核心板,器件全面升級,高性能FPGA核心板,應用場景豐富

    ,適用于視頻圖像處理、高速數據采集、工業控制等多元應用場景。 盤古50 Pro核心板詳情 盤古50Pro核心板是一款基于紫光同創
    發表于 09-22 14:35

    Hi3516dv500 添加 telent 工具步驟

    來源:易百納技術社區 該文使用 Hi3516dv500 開發環境添加telent工具,僅做參考 一 busybox配置進入 Hi3519DV500
    發表于 09-08 14:03

    華為麒麟9000s是處于什么水平的處理器?

    支持、Wi-Fi6+技術、以及安全性和節能性等諸多優秀的特點??傮w來說,華為麒麟9000s作為目前市場上最為強大的手機處理器之一,可以滿足用戶在游戲、視頻、音樂等方面的高性能需求,
    發表于 08-31 09:34

    一文了解 Hi3516DV500 芯片

    來源:易百納技術社區 一、芯片介紹Hi3516DV500是一顆面向行業市場推出的高清智能網絡攝像頭SoC。該芯片最高支持2路sensor輸入,支持最高5M@30fps的ISP圖像
    發表于 08-23 10:04

    Hi3519DV500 超高清智能網絡攝像頭 SoC 產品簡介

    Hi3519DV500 超高清智能網絡攝像頭 SoC 產品簡介
    發表于 08-21 16:44

    Hi3519DV500的應用:打造高性能圖像處理解決方案

    Hi3519DV500芯片的特點和優勢,并探討其在各個領域的應用。 1.?Hi3519DV500芯片概述 Hi3519DV500是一款高性能的視頻處理器芯片,采用了先進的制造工藝和架構
    的頭像 發表于 08-21 09:51 ?912次閱讀

    Hi3516DV500 高清智能網絡攝像頭 SoC 產品簡介 - 副本

    Hi3516DV500 高清智能網絡攝像頭 SoC 產品簡介,歡迎下載
    發表于 08-18 10:51

    海思最新芯片Hi3516DV500Hi3519DV500:引領智能視頻處理技術的革新

    ?Hi3516DV500?和?Hi3519DV500,這兩款芯片引領著智能視頻處理技術的革新。 1.?H
    的頭像 發表于 08-18 10:36 ?1400次閱讀

    海思IPC芯片Hi3516DV500參考原理圖

    海思最新IPC芯片Hi3516DV500參考原理圖。Hi3516DV500是一顆面向行業市場推出的高清智能網絡攝像頭SoC。該芯片最高支持2路 sensor輸入,支持最高5M@30fp
    發表于 07-28 18:01 ?12次下載
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>