<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cadence推出Optimality智能系統優化器破譯高速信號優化難題

Cadence楷登 ? 來源:Cadence blog ? 2024-04-09 14:02 ? 次閱讀

在動態系統設計領域,確保信號毫發無損地到達接收端只是冰山一角。伴隨著封裝密度的提升、更高的 PCB 走線密度和工作頻率,系統設計的復雜性要求我們統籌考慮電氣、機械、電磁和熱動力效應。實現這一目標需要人類創造力與計算能力的結合,消除阻礙不同領域專家合作的架構孤島。為了滿足這些需求,系統級優化已經成為必要條件而不是錦上添花。

傳統的手工方法包括構建模型、測試、制作原型、優化并最終加工生產,局限性非常明顯。這種方法極度依賴工程師的直覺進行優化,原型建立后,需要進行仿真以評估與設計目標的一致性。然而隨著電子設計不斷追求更強的性能,復雜性和緊湊度都在提高,僅依靠直覺已無法應對優化設計帶來的挑戰,因此我們需要更加先進的優化方法來應對日益復雜的現代化設計。

基于 AI 的優化

41a406c2-f633-11ee-a297-92fbcf53809c.jpg

Cadence 推出了 Optimality 智能系統優化器,這是一種利用人工智能技術幫助設計師應對現代設計挑戰的新型優化技術。這項技術提供了多學科設計分析優化(MDAO)能力,可以執行從 IC 到封裝再到板級的無縫系統級優化。將多物理場分析工具與 Optimality 資源優化器集成,可確保設計滿足預期指標。自動化的流程大幅加速了優化過程,從而幫助工程師和設計師更容易、更高效地實現目標。

Optimality Explorer 工作流程讓用戶設定輸入參數和系統優化目標,并采用多物理場分析工具進行模擬。它使優化過程自動化并生成優化的設計和最終曲線。用戶可以優化回波損耗、插入損耗、串擾隔離度等參數以及眼圖、抖動和 BER 等系統標準。為了保證優化效率,設計人員必須預先考慮設計的幾何參數變量,如線寬、間距、長度、疊層、焊盤尺寸、反墊片幾何形狀、鉆頭尺寸和通孔的殘樁長度。創建模型時,還必須考慮 PVT 角、端接電阻(ODT)、抖動均衡等參數。

Optimality Explorer 旨在幫助設計人員完成無縫的、無用戶干預的設計優化。其算法可以讓優化過程自動化,確保流暢和友好的用戶體驗。僅需不到 500 次迭代即可完成優化,實現了比傳統方法更快的收斂速度,被稱為設計領域 AI 驅動的多學科分析和優化工具。

優化時需要注意的參數和考量

例如,系統信道由發射器、接收器、PCB 互連、封裝和載板組成。這些組件被抽象表述為發射器-接收器的 IBIS-AMI 模型,以及收發器件之間由布線和通孔構成的通道模型。

41b554fe-f633-11ee-a297-92fbcf53809c.jpg

為了確保最佳信道性能,需考慮各種幾何變量,如線寬、間距、長度、布線疊層、焊盤大小、反焊盤幾何形狀、鉆頭大小和通孔的殘樁長度。創建模型時,還應考慮 PVT 角、端接電阻(ODT)和抖動均衡等參數。

優化過程中,指定需要優化的設計參數和預期的優化目標。同時,創建額外的替代模型對這些參數的有效優化也極為重要。

41d4fade-f633-11ee-a297-92fbcf53809c.jpg

Optimality Explorer 利用隨機搜索生成的初始數據集構建并訓練機器學習模型。它不斷地分析模擬參數、更新設計變量、計算目標函數和約束條件,直到達成終止收斂的標準。

41f2fc50-f633-11ee-a297-92fbcf53809c.jpg

Optimality Explorer 旨在幫助設計人員簡化優化過程,特別適用于需要同時優化多種可調參數的場景。它的算法可以實現優化過程自動化,無需用戶干預,易于使用。

與需要超過 2500 次迭代才能得到可接受結果的傳統方法相比,Optimality Explorer 可以用不到 500 次迭代就得到最終結果,實現更快的收斂速度。

利用 Optimality Explorer實現效率提升

在復雜的電路布局中,只使用單一的布線和通孔是遠遠不夠的。因為每個組件都會影響其他組件的行為,需要構建所有組件的組合才能設計出完整的互連模型。

兩個交叉排線平面的差分對

420c3c4c-f633-11ee-a297-92fbcf53809c.jpg

Optimality Explorer 可以高效、準確地模擬并優化復雜的 3D 布局,它包括可用于 PC 電腦的場求解器,可以處理通常被認為極具挑戰性的各種場景。例如,它可以在差分對設計中最大化交叉排線,實現更好的結果。Optimality Explorer 還可以減少窮舉法掃描所需的模擬次數,更快地達到目標。

Optimality Explorer 可以優化布局前和布局后的設計。例如,僅需 46 次模擬就實現了射頻功率分配器的優化目標,而相比之下,窮舉掃描則需要超過 300 萬次模擬。Optimality Explorer 也可以被用于處理多參數設計,例如僅需 71 次迭代即完成對擁有 16 個參數的微帶貼片天線的優化。

未來視野:Optimality 平臺的擴展

Optimality Explorer 工具的開發團隊目前正致力于將該平臺擴展到熱動力學和流體動力學領域,涉及到將用于熱分析的 Celsius 3D 求解器和用于流體動力學的 CFD 相結合。此外,電氣約束將集成到現有的 Allegro X 設計平臺約束管理器中,為用戶提供更全面的解決方案。開發團隊將持續提供這些改進的更新。

驅動電子系統的多物理分析

4250b9c6-f633-11ee-a297-92fbcf53809c.jpg

破譯現代系統高速信號優化難題是一項多維度的挑戰。Optimality Explorer 突破了傳統人工密集型優化過程的局限性,用 AI 驅動的技術取代了傳統的設計-測試-改進循環的交互流程,從而生成最優的系統設計解決方案。Optimality Explorer 將像燈塔一樣引導設計人員穿過復雜迷霧,利用自動化提高效率,走向通往綜合設計解決方案的未來之路。




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接收器
    +關注

    關注

    14

    文章

    2214

    瀏覽量

    70669
  • 人工智能
    +關注

    關注

    1776

    文章

    43845

    瀏覽量

    230601
  • 機器學習
    +關注

    關注

    66

    文章

    8122

    瀏覽量

    130562
  • PCB走線
    +關注

    關注

    2

    文章

    128

    瀏覽量

    13820
  • ai技術
    +關注

    關注

    1

    文章

    1135

    瀏覽量

    23705

原文標題:利用基于 AI 的優化技術破譯高速信號優化難題

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Cadence 擴充 Tensilica Vision 產品線,新增毫米波雷達加速器及針對汽車應用優化的新款 DSP

    、基于傳感器的系統設計,能以更小的面積實現最佳能效。當與針對 4D 成像雷達應用且經過優化的新款 Cadence Tensilica Vision 4DR 加速器搭配使用時,客戶可以實現更優的雷
    發表于 03-06 14:47 ?935次閱讀
    <b class='flag-5'>Cadence</b> 擴充 Tensilica Vision 產品線,新增毫米波雷達加速器及針對汽車應用<b class='flag-5'>優化</b>的新款 DSP

    安達發|基于約束和優化理論的APS智能優化排程軟件

    隨著制造業競爭的加劇,企業需要不斷提高生產效率以降低成本。APS智能優化排程系統應運而生,通過先進的數學算法和智能化技術,為企業提供最優的生產計劃,助力制造業實現高效生產。 背景:近年
    的頭像 發表于 01-05 17:42 ?150次閱讀

    高速電驅系統電機NVH開發與優化

    來自懿朵信息科技(上海)有限公司電驅事業部的副總經理隋春騰先生在本次大會上進行了“高速電驅系統電機NVH開發與優化”的主題演講。
    發表于 12-26 10:06 ?254次閱讀
    <b class='flag-5'>高速</b>電驅<b class='flag-5'>系統</b>電機NVH開發與<b class='flag-5'>優化</b>

    Cadence AI 驅動的多物理場系統分析解決方案助力緯創大幅提升產品開發速度

    Optimality Intelligent System Explorer 和 Clarity 3D Solver 可提供快速、準確、AI 驅動的電磁優化 中國上海,2023 年 12 月 25
    的頭像 發表于 12-25 10:10 ?198次閱讀
    <b class='flag-5'>Cadence</b> AI 驅動的多物理場<b class='flag-5'>系統</b>分析解決方案助力緯創大幅提升產品開發速度

    如何優化晶振布局與連接?

    提高系統的性能和可靠性。 一、晶振布局優化 1. 位置選擇:晶振應盡量靠近主要使用它的電路,縮短傳輸距離,減少信號的干擾和損耗。同時應盡量遠離干擾源,如高頻電路、開關電源等。 2. 地址線和控制線的分離:保持晶振的引腳
    的頭像 發表于 12-18 14:09 ?342次閱讀

    MATLAB編程在優化中的應用介紹

    機會。與前幾年的高級編程語言相比,這些軟件系統非常容易掌握。本書主要試圖利用這種三角服務,為設計優化的研究提供一種實用的方法。這本書使用MATLAB@toillustrate并實現各種優化技術。MATLAB是股份有限公司Math
    發表于 09-21 07:07

    Cadence IC中使用ADE GXL優化電路設計

    本篇文章將講述如何在Cadence IC中使用ADE GXL對電路進行優化設計。
    的頭像 發表于 09-11 16:07 ?1802次閱讀
    在<b class='flag-5'>Cadence</b> IC中使用ADE GXL<b class='flag-5'>優化</b>電路設計

    ARM編譯優化版本1.0

    ARM編譯armcc可以優化您的代碼以實現小代碼和高性能。 本教程介紹了編譯執行的主要優化技術,并解釋了如何控制編譯
    發表于 08-28 07:11

    軟件優化指南

    優化對不同的人意味著不同的事情。 在某些情況下,您可能只是希望代碼盡可能快地運行。 但是,如果您正在為嵌入式系統編寫代碼,您可能更喜歡優化代碼密度以減少應用程序的內存占用。 通常,這些優化
    發表于 08-28 06:41

    優化Unity程序的方法

    的幀速率,使其成為更好、更流暢的體驗。 本指南介紹了優化Unity程序的方法,尤其是它們的GPU使用。 本指南將優化分為三章: ?應用程序處理優化?GPU
    發表于 08-02 18:52

    粒子群優化算法的應用 粒子群優化算法研究方法

      摘要:粒子群優化算法是一種基于群智能的隨機優化算法,具有簡單易實現、設置參數少、全局優化能力強等優點.著重對粒子群優化算法中的基本算法、
    發表于 07-19 15:01 ?0次下載

    適用于低功耗信號鏈應用的功率優化技術

    本文介紹用于在低功耗信號鏈應用中實現優化能效比的精密低功耗信號鏈解決方案和技術。
    的頭像 發表于 07-08 11:13 ?413次閱讀
    適用于低功耗<b class='flag-5'>信號</b>鏈應用的功率<b class='flag-5'>優化</b>技術

    FPGA設計中如何防止信號優化

    本文分別對quartus和vivado防止信號優化的方法進行介紹。
    的頭像 發表于 05-25 11:25 ?2050次閱讀
    FPGA設計中如何防止<b class='flag-5'>信號</b>被<b class='flag-5'>優化</b>

    今日說“法”:如何防止reg、wire型信號在使用邏輯分析儀時被優化

    ,例如下面的語句: 二、使用Altera公司的SignalTap 1、使用Altera自帶的綜合綜合 Altera自帶的綜合為了防止某些信號綜合
    發表于 05-16 17:48

    PCB設計中的高速信號傳輸優化技巧

    在現代電子設計中,高速信號的傳輸已成為不可避免的需求。高速信號傳輸的成功與否,直接影響整個電子系統的性能和穩定性。因此,PCB設計中的
    的頭像 發表于 05-08 09:48 ?1209次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>