<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA加速的bird-oid object算法實現

友晶FPGA ? 來源:友晶Terasic ? 2024-04-09 11:05 ? 次閱讀

1. 項目概述

模型說明

Bird-oid object 簡稱Boids模型,是美國的一個圖形計算機科學家Craig Reynolds在 1986 年開發出來的。

6f39d15e-f61d-11ee-a297-92fbcf53809c.png

他的Boids模型為集群個體抽象出三個基本行為:分離(seperation)、對齊(alignment)、與聚集(cohesion)。將這三種行為按一定權重進行混合,可以讓群體出現秩序化的社會性行為。這個模型自從提出到現在一直持續影響著社會學、生物學、計算機科學等學科的發展?;谶@個模型的應用其實很多, 比如現在的集群無人地面車輛,集群無人機燈光秀等等。

項目說明

本項目使用DE1 SoC的ARM A9處理器FPGA邏輯的組合,不僅成功地模擬了動態boid (bird-oid object)群集模式,而且還優化了周期要求和執行時間。

6f56a61c-f61d-11ee-a297-92fbcf53809c.jpg

本項目首先創建了一個完全運行在ARM A9處理器上的“基線”設計。這個基線設計是使用C代碼創建的,能夠以每秒60幀的速度計算最多3,000個對象的群集模式。

我們的第二個對比設計是在FPGA上創建一個更新功能可以計算和更新每個物體在x和y坐標上的位置,以及它們在x和y方向上的速度。最后成功地在FPGA上模擬了最多顯示150個對象的boids群集模式。

6f72d2ec-f61d-11ee-a297-92fbcf53809c.png

這個項目的目標是改善更新功能所需的周期數,并看到總體執行時間的改進。如果能夠減少運行更新的專用硬件的循環次數,估計就最終可以在ARM處理器上進行超過3000個對象的計算。

2. 實現原理

要創建boids群集模擬,需要遵循三個主要步驟:分離、對齊和聚集。

分離 Separation:離得太近的物體會相互遠離

對齊 Alignment:對齊是指每個物體試圖匹配其可見范圍內物體的速度,朝著周圍同伴的平均方向前進

聚集 Cohesion:朝著周圍同伴的平均位置移動

6f9eb8c6-f61d-11ee-a297-92fbcf53809c.png

當對象之間靠得太近時,執行兩個步驟使對象之間稍微散開一點。第一步是計算當前節點到最近節點的距離:

close_dx += boid.x - otherboid.x

close_dy += boid.y - otherboid.y

一旦這被計算出來,我們就創造了一個回避因素:avoidfactor。這個avoidfactor雖然仍然相對較小,但將乘以之前計算的close_dx和close_dy值:

boid.vx += close_dx*avoidfactor

boid.vy += close_dy*avoidfactor

6fb7985a-f61d-11ee-a297-92fbcf53809c.png

下一步是對齊所需的計算。我們執行以下步驟:

在開始更新特定對象時,三個變量(xvel_avg、yvel_avg和neighboring_boids)為零。

循環遍歷每一個其他的對象。如果到特定對象的距離小于可見范圍,則

xvel_avg += otherboid.vx
yvel_avg += otherboid.vy

neighboring_boids += 1

循環遍歷所有其他物體后,如果neighboring_boids > 0,則執行以下操作:

xvel_avg = xvel_avg/neighboring_boids
yvel_avg = yvel_avg/neighboring_boids

然后根據以下公式更新速度:

boid.vx += (xvel_avg - boid.vx)*matchingfactor
boid.vy += (yvel_avg - boid.vy)*matchingfactor

(其中matchingfactor是一個可調參數

6fc67492-f61d-11ee-a297-92fbcf53809c.png

最后一次物體對物體的更新是基于聚集性,因為每個物體對象都在其可見范圍內緩慢地轉向其他對象的質心。它是這樣做的:


1. 在開始更新特定對象時,三個變量(xpos_avg、ypos_avg和neighboring_boids)為零


2. 循環遍歷每一個其他的對象。如果到特定對象的距離小于可見范圍,則

xpos_avg += otherboid.x
ypos_avg += otherboid.y
neighboring_boids += 1

循環遍歷所有其他對象后,如果neighboring_boids > 0,則執行以下操作:

xpos_avg = xpos_avg/neighboring_boids
ypos_avg = ypos_avg/neighboring_boids

然后根據以下公式更新速度:

boid.vx += (xpos_avg - boid.x)*centeringfactor
boid.vy += (ypos_avg - boid.y)*centeringfactor

(其中centeringfactor是一個可調參數)

6fdf8bc6-f61d-11ee-a297-92fbcf53809c.png

對象更新的最后一步是確定對象何時需要轉動,以便所有對象都保持在正在使用的VGA屏幕的范圍內。這可以通過下面的條件語句來實現:

ifboid.x boid.vx=boid.vx+turnfactor
ifboid.x>rightmargin:
boid.vx=boid.vx-turnfactor
ifboid.y>bottommargin:
boid.vy=boid.vy-turnfactor
ifboid.y boid.vy=boid.vy+turnfactor

707f2320-f61d-11ee-a297-92fbcf53809c.png

當使用不同的微控制器和顯示器時,邊界條件和背后的邏輯保持不變。



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1604

    文章

    21340

    瀏覽量

    594042
  • ARM處理器
    +關注

    關注

    6

    文章

    349

    瀏覽量

    41354
  • SoC芯片
    +關注

    關注

    1

    文章

    542

    瀏覽量

    34516

原文標題:基于FPGA加速的bird-oid object算法實現

文章出處:【微信號:友晶FPGA,微信公眾號:友晶FPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FFT算法FPGA實現

    在信號處理中,FFT占有很重要的位置,其運算時間影響整個系統的性能。傳統的實現方法速度很慢,難以滿足信號處理的實時性要求。針對這個問題,本文研究了基于FPGA芯片的FFT算法,把FFT算法
    發表于 05-28 13:38

    FPGA干貨分享六】基于FPGA協處理器的算法加速實現

    實現了一種I/O流水線接口,該接口具有I/O連接加速器的典型性能。FPGA/PowerPC/APU接口FPGA允許硬件設計工程師利用單芯片上的處理器、解碼邏輯、外設和協處理器
    發表于 02-02 14:18

    如何在LabVIEW 平臺下完成視覺算法加速

    在LabVIEW平臺下實現算法加速,傳統的邊緣提取和粒子分析以及預處理算法都比較耗時間,采用FPGA
    發表于 12-28 10:15

    基于FPGA的邊緣檢測和Sobel算法

    轉帖摘要: 針對嵌入式軟件無法滿足數字圖像實時處理速度問題,提出用硬件加速器的思想,通過FPGA實現Sobel邊緣檢測算法。通過乒乓操作、并行處理數據和流水線設計,大大提高
    發表于 11-29 08:57

    基于FPGA的多路回聲消除算法實現

    基于FPGA的多路回聲消除算法實現中文期刊文章作  者:尹邦政 朱靜 毛茅作者機構:[1]廣州廣哈通信股份有限公司,廣東廣州510663;[2]廣州大學實驗中心,廣東廣州510006出 版 物
    發表于 05-08 10:23

    如何用FPGA實現FFT算法?

    請問一下如何用FPGA實現FFT算法?
    發表于 04-08 06:06

    為什么FPGA協處理器可以實現算法加速?

    代碼加速和代碼轉換到硬件協處理器的方法如何采用FPGA協處理器實現算法加速?
    發表于 04-13 06:39

    小波盲源分離算法的仿真及FPGA實現

    小波盲源分離算法的仿真及FPGA實現:提出了一種基于小波變換的盲源分離方法,在理論分析和仿真結果的基礎上,給出了FPGA實現方案。針對傳
    發表于 06-21 22:44 ?21次下載

    ECT圖像重建算法FPGA實現

    ECT圖像重建算法FPGA實現 ECT圖像重建算法FPGA實現
    發表于 11-19 14:59 ?1次下載

    FPGA實現CRC算法的程序

    Xilinx FPGA工程例子源碼:在FPGA實現CRC算法的程序
    發表于 06-07 15:07 ?28次下載

    Xilinx與IBM通過SuperVesselOpenPOWER開發云平臺實現FPGA加速

    SuperVessel將包括賽靈思SDAccel開發環境,支持用C、C++和OpenCL實現FPGA加速 All Programmable 技術和器件的全球領先企業賽靈思公司與IBM公司今天聯合宣布
    發表于 02-08 16:06 ?242次閱讀

    以SM3算法為例,構建一個軟硬協作算法加速器:算法

    本文是本系列第一篇,筆者最近在研究基于FPGA算法加速,本系列將以 PPT 結合文字的方式,以實現相對簡單的 SM3 雜湊算法為例,介紹一
    發表于 02-07 11:43 ?1次下載
    以SM3<b class='flag-5'>算法</b>為例,構建一個軟硬協作<b class='flag-5'>算法</b><b class='flag-5'>加速</b>器:<b class='flag-5'>算法</b>篇

    hash算法FPGA中的實現(1)

    FPGA的設計中,尤其是在通信領域,經常會遇到hash算法實現。hash算法FPGA的設計中,它主要包括2個部分,第一個就是如何選擇一
    的頭像 發表于 09-07 17:01 ?644次閱讀
    hash<b class='flag-5'>算法</b>在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>實現</b>(1)

    fpga布局布線算法加速

    任務是將邏輯元件與連接線路進行合理的布局和布線,以實現性能優化和電路連接的可靠性。然而,FPGA布局布線的過程通常是一項繁瑣且耗時的任務,因此加速布局布線算法的研究具有重要意義。本文將
    的頭像 發表于 12-20 09:55 ?327次閱讀

    怎么用FPGA算法 如何在FPGA實現最大公約數算法

    FPGA算法的優點在于它們可以提供高度的定制化和靈活性,使得算法可以根據實際需求進行優化和調整。此外,FPGA還可以實現硬件
    的頭像 發表于 01-15 16:03 ?708次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>