Scale out成高性能計算更優解，通用互聯技術大有可為

電子發燒友網報道（文/吳子鵬）從聊天機器人程序ChatGPT，到文生視頻大模型Sora，AI大模型的蓬勃發展背后，為算法模型、高質量數據、算力基礎設施帶來了持續的挑戰?！爱斊髽I通過Scale out提升集群規模，就需要把數據中心從微觀到宏觀、點對點地連接起來，增強各個層面的互聯性能，真正有效地應用算力資源?！?奇異摩爾創始人兼CEO田陌晨在接受電子發燒友采訪時表示。

伴隨著摩爾定律的放緩步伐，通過Scale up提升單處理器系統的性能和算力遭遇了“流水線過長，延遲高、布線困難”等重重困境。Scale out作為Scale up的延續，在物理層面引入了規模性互聯，讓“算力-互聯”成為算力提升的新型抓手。研究機構IPnest預測，2025年，“片間互聯技術”接口IP市占率有望超過處理器IP，成為排名第一的IP品類。那么，片內、片間、網間的互聯技術未來會呈現何種特點？高性能計算體系將如何發展？就這些話題，我們采訪了互聯技術領域代表企業奇異摩爾CEO田陌晨先生。

片內互聯：從專用到通用

理論上，芯?？杀灰曌鞴潭K，實現不同產品、代際的復用。在智算中心集群發展中，以互聯芯粒IO Die為代表的互聯芯粒在提升良率、降低制造復雜度和成本等方面所顯示出的優勢，已成為行業發展共識。AMD的Zen系列和英特爾Clearwater Forest旗艦級數據中心處理器都是典型案例。

Intel Clearwater Forest 2

田陌晨認為，IO Die為代表的片內互聯技術呈現芯?；?、3D化發展兩大趨勢。芯?；菫榱嗽鲞M架構靈活性，降低芯片對先進工藝的依賴；3D化則是通過縱向維度進一步提升互聯密度。

目前，市場上的IO Die主要為AMD、英特爾等大廠主導，但私有協議無法兼容不同來源的芯粒，專用IO Die的封閉生態已成為其發展掣肘。受到巨大的需求推動，通用IO芯粒開始嶄露頭角。以奇異摩爾旗下的通用互聯芯粒 Kiwi IO Die為例，產品集成了如D2DDDRPCIeCXL等大量存儲、互聯接口，最高可以支持10+Chiplets，構建高達192 core CPU或1000T GPU的算力平臺。

奇異摩爾通用互聯芯粒 Kiwi IO Die

與其同時，受益于先進封裝技術的進步，IO Die也出現了2.5D向3D的結構變化。Base Die可視為IO Die的3D形態，允許不同計算、存儲芯粒的堆疊或并排放，可顯著提升芯片單位面積晶體管的集成度，帶來更高的帶寬，更低的延遲、功耗。

市場上Base Die的境況與IO Die類似，雖然專用產品已在市場上展現了商業化價值，但技術并未擴散，而是被少數頭部企業壟斷。在奇異摩爾為代表的創新企業努力下，Base Die通用市場開始起步。據田陌晨介紹，奇異摩爾旗下的通用互聯底座Kiwi 3D Base Die，在3D高性能通用底座方面屬全球首例，實現了通用互聯芯粒在帶寬、能效、搭載芯片數量等多方面的突破性進展，能夠以20%的功耗實現8倍于2.5D結構的互聯密度，最高可實現16顆算力芯粒堆疊。

奇異摩爾通用互聯底座Kiwi 3D Base Die

IO Die和Base Die只是互聯技術的兩個典型的例子，說明片內互聯技術如何在計算與存儲之間、在龐大的智算中心和Scaling out 的浪潮中，產生對計算能力的更多助力。事實上，除了片內互聯，還有許多種方法可以讓更多的數據實現更高好的連接和更低的成本，比如片間互聯、網間互聯技術的單點到全面突破。

亟待加速的片間互聯：D2D接口

和片內互聯一樣，受益于算力和突飛猛進的算力增長需求，片間互聯技術亟需加速?；贑hiplet技術的Die-to-Die技術（D2D）帶來了一種更高效的計算和內存的連接方式，可以看似毫不費力的將計算、存儲芯粒集成在一起，在互聯層面上形成一個SoC級芯片。

相比傳統的計算芯片和存儲芯片的互聯方式，D2D提供了更高效、更低延遲的連接方式，是Chiplet實現的基礎，田陌晨介紹。通過Die間通信，D2D可以實現更高的傳輸帶寬和更高密度的集成；D2D能有效縮短數據傳輸的物理距離，降低延遲，提高處理速度；作為先進封裝的基礎，D2D可以實現計算和存儲單元的無縫連接，進一步提高性能、降低功耗；基于D2D，企業可以更靈活地實現計算和存儲單元的多模組配置，提高系統可擴展性、靈活性，降低系統維護成本。這些優勢，使得D2D接口在高性能集群的Scaling out建設中，發揮了關鍵的作用。

和IO Die一樣，D2D也需要通用化的大力推進。奇異摩爾基于UCIe標準，推出了全球首批支持 UCIe V1.1 的 Die2Die IP，互聯速度高達32GT/s，延時低至數納秒，全面支持UCIe、CXL、Streaming等主流協議，即插即用。田陌晨說，奇異摩爾所有產品都構建在國際標準協議之上，致力于使各家產品實現互聯互通，構成一個開放的Chiplet系統。

奇異摩爾高速互聯接口Kiwi Die2Die IP

RISC-V+Chiplet：1+1＞2

如今，Chiplet之外，RISC-V架構也在大舉邁進高性能計算。邊緣計算市場，傳統通用型MCU/MPU/CPU已經難以滿足不同應用場景和性能要求，RISC-V了帶來更好的PPA實現。RISC-V的本質是一個開放標準，沖擊高性能運算市場是發展的必然，而二者（與Chiplet）的融合，被認為能為高性能計算市場開辟一場1+1>2的創新動力。這也是RISC-V高性能處理器的代表性企業Ventana與奇異摩爾合作的深層動因。

Ventana創始人兼CEO?Balaji?Baktha介紹，兩家企業聯手打造了一個可擴展處理器架構，可將多個Ventana?Veyron?V2與奇異摩爾的IO?Die組成不同配置的SoC。田陌晨認為，V2與奇異摩爾IO?Die的結合，是RISC-V和Chiplet在高性能計算領域融合的成功案例。

“RISC-V具備開源、開放、靈活和高度可定制特性，設計了多種用于任務加速的指令集擴展，能實現向量計算、加解密等任務加速，具有較高的計算性能，且簡潔特性能降低芯片的功耗?！盉alaji說，“而Chiplet是構建下一代半導體產品前進戰略的重要組成部分，可以輕松構建高性能CPU。其‘可組合性’讓用戶以最佳比例組合計算、內存和IO，創造一個在性能、成本效益、工作負載等各方面都更為高效的系統。將RISC-V的開放式架構與 Chiplet開放式硬件設計相結合，能有效推動數據中心的工作流程效率，將單插槽性能發揮到極致?！?/div>