調整MOSFET柵極驅動器以用于GaN FETs

氮化鎵（GaN）場效應晶體管已經徹底改變了電力電子行業，具有比傳統硅MOSFETs更小的尺寸、更快的開關速度、更高的效率和更低的成本等優勢。然而，GaN技術的快速發展有時超過了專用GaN專用柵極驅動器和控制器的發展。因此，電路設計人員經常求助于為硅MOSFETs設計的通用柵極驅動器，從而需要仔細考慮各種因素以獲得最佳性能。

GaN晶體管與Si MOSFETs

與硅MOSFETs相比，eGaN FETs表現出不同的特性，影響其與專為后者設計的柵極驅動器一起工作。一些主要差異包括:

較低的柵極電壓水平:eGaN FETs要求導通時的柵極電壓為5 V，關斷時的柵極電壓為0 V，最大柵極額定值為6 V，這使得驅動柵極驅動器的電源必須進行相應設計。驅動器或控制器的欠壓閉鎖（UVLO）也應與5 V柵極驅動對齊。

更快的開關速度:Si MOSFETs的RDS（on）QG可能是GaN的3倍以上，RDS（on）QGD高達10倍。因此，開關節點上可能存在75 V/ns或更高的dv/dt，因此柵極驅動器需要不受這種壓擺率的影響。更快的開關速度也會使寄生電感更加明顯，因此設計中需要采用低電感布局技術。

更高的反向導通壓降:與硅MOSFET不同，eGaN FETs沒有寄生體二極管，但它們以更大的壓降反向傳導電流，與MOSFET的1 V相比約為2.5 V，這意味著柵極驅動器在整流開關的死區時間內可以看到更高的負開關節點電壓。因此，柵極驅動器應包括自舉過壓管理，并且能夠在低至-5 V的負開關節點電壓下工作。

物理結構:eGaN FETs具有橫向結構，而額定電壓》20 V的Si MOSFETs通常是垂直器件。因此，引腳位置可能不同，使用Si MOSFET專用柵極驅動器時會帶來布局挑戰。GaN專用柵極驅動器設計為與大多數GaN晶體管布局兼容。將MOSFET驅動器用于GaN FET時的布局沖突要求理解設計中可能做出的權衡。

MOSFET柵極驅動器兼容性審查

在設計驅動GaN FETs的MOSFET柵極驅動器之前，它必須滿足某些要求。

與5 V電源兼容:柵極驅動器必須與驅動級的5 V電源兼容，無論是外部穩壓電源還是內部低壓差穩壓器（LDO）。

欠壓鎖定兼容性:UVLO必須與5 V驅動器級兼容。低端驅動器級的典型UVLO介于3.75–4V和高端的3.25 - 3.75 V之間。

壓擺率抗擾度:柵極驅動器應表現出超過開關節點最大預期dv/dt的壓擺率抗擾度，最好大于50 kV/ s，如果無法滿足這一要求，可能需要以降低轉換器效率為代價降低開關速度。

自舉電源:許多MOSFET驅動器使用自舉電路為上層器件驅動器供電，大多數驅動器使用自舉二極管。只有使用外部自舉二極管的柵極驅動器才適合與GaN FETs一起使用，這一點在建議中會很明顯。內置LDO后置自舉二極管的驅動器是首選。

死區能力:eGaN FETs出色的開關特性支持MHz范圍內的工作條件，同時保持較高的轉換器效率。因此，盡可能縮短死區時間（甚至低于10 ns）非常有益。一些為MOSFETs設計的控制器無法實現如此低的死區時間，從而抵消了GaN器件的優勢?？紤]使用GaN FETs的控制器時，優先考慮具有低死區功能的控制器。

轉換MOSFET驅動器以使用GaN FETs

確定兼容的MOSFET驅動器后，可以實施以下步驟來確保與GaN FETs的最高兼容性。請參考圖1了解詳細信息以及附帶的解釋。除這些建議外，還應始終遵循通用GaN FET驅動建議。

自舉二極管:用于外部自舉二極管，使用尺寸、電容和額定電流盡可能小的肖特基二極管，如BAT54KFILM，并將其與限流電阻串聯，如圖1（a）所示。這肖特基二極管確保最低的電壓損失（V噓電視節目鹽水），使驅動器電壓盡可能接近5 V。當任何保護電路啟動時，小串聯電阻會限制自舉二極管中的電流。應當注意，該電阻可能會影響自舉電容再充電所需的最小脈沖寬度。自舉二極管后集成5 V LDO的驅動器不需要串聯電阻或隨后介紹的額外電路保護，因為這些建議已變為可選。

自舉箝位:自舉電容兩端的齊納二極管可以將電壓箝位在6 V以下，以防止低端器件反向導通時的死區期間過壓。齊納電壓為5.6 V的MM5Z5V6ST1G就是一個很好的例子，如圖1（b）所示。自舉電容和齊納二極管應盡可能靠近彼此放置，并盡可能靠近柵極驅動器。

柵極返回電阻:如圖1（c）所示，在低端GaN FET反向導通期間，為高端FET增加一個柵極返回電阻可以保護IC免受開關節點上較大負電壓的影響，如圖2所示。該電阻值還取決于上部器件門電路所需的關斷阻尼和時序。使用該電阻要求柵極的導通電阻等效降低，以補償其電阻。

圖1（a-d）。

推薦用于GaN FET兼容性的Si柵極驅動器增強。圖片由提供

博多的電力系統

[PDF]

4.反向導通箝位:如圖1（d）所示，一個反并聯肖特基二極管跨接在半橋拓撲的低端，可以限制驅動器承受的負開關節點電壓的幅度。當開關節點降至低于參考地的特定電壓以下時，一些柵極驅動器變得敏感或甚至可能失效。該二極管的額定電壓應與低端GaN FET的額定電壓相匹配。額定電流可能顯著低于低端FET，因為它僅在空載時間導通，因此應根據其額定脈沖電流進行選擇。

控制器IC和集成柵極驅動器

控制器IC將許多功能集成到單個IC中，包括柵極驅動器。其中一些IC可能不支持GaN器件的最佳布局，因此了解設計折衷以實現最佳性能非常重要。

使用GaN FETs設計功率級時，務必遵循一般布局建議?？紤]的順序仍然是共源電感（CSI），然后是電源和柵極環路電感。這意味著功率級基本上設計成一個模塊，柵極信號連接到控制器IC，如圖3所示。功率級模塊建議布局的變化有助于選擇適合控制器IC的最佳模塊。在2相控制器的情況下，可能需要在兩種可選設計之間進行選擇。設計標準是將通常為硬開關的控制FET（開關）置于同步整流器之上。例如，在降壓轉換器中，應優化布局，使高端FET柵極環路中的寄生電感最小。對于中的低端FET也是如此升壓轉換器如圖3所示。

圖二。

死區時間內的自舉充電路徑。圖片由提供者使用

博多的電力系統

[PDF]

圖3。

推薦布局。圖片由提供者使用

博多的電力系統

[PDF]

調整MOSFET柵極驅動器以用于GaN FETs

為了使MOSFET柵極驅動器適用于GaN FETs，設計人員必須確保兼容性，實施建議的修改，并優化布局以充分發揮的潛力氮化鎵技術。仔細關注這些指南，設計人員可以使用通用柵極驅動器和控制器，為成功大規模生產鋪平道路GaN基功率轉換器.

審核編輯 黃宇