四位二進制減法器的設計與實現
總體方案設計
本設計使用EWB進行仿真，使用74LS48、七段譯碼器、LED、開關、異或門、或門、非門、與非門等。電路按功能分為三個部分：減數部分：減數變成補碼（原碼取反加1）；被減數部分：被減數與減數的補碼相加；差部分：被減數減減數的結果顯示。四位二進制減法器的總體仿真圖如圖所示。
圖9 四位二進制減法器的總體仿真圖
被減數模塊的設計
本模塊由開關、74LS48、VCC（+12 V）、GND、七段譯碼器構成，用開關控制輸入信號( 被減數)，5、6、7、8 從高位到低位，用74LS48和七段譯碼器構成顯示電路。四位二進制減法器的被減數模塊的仿真圖如圖10所示。
圖10 四位二進制減法器的被減數模塊的仿真圖
減數模塊的設計
本模塊由開關、74LS48、VCC（+12 V）、GND、七段譯碼器、異或門、或門、非門、與非門構成。用開關控制輸入信號（減數），1、2、3、4 從高位到低位，將輸入信號的原碼變成補碼供計算使用，用74LS48 和七段譯碼器構成顯示電路。四位二進制減法器的減數模塊的仿真圖如圖11所示。
圖11 四位二進制減法器的減數模塊的仿真圖
差模塊的設計
本模塊由VCC（+12 V）、GND、七段譯碼器、74LS48、LED 構成。從右到左依次是從高位到低位，并用74LS48和七段譯碼器構成顯示電路。四位二進制減法器的差模塊的仿真圖如圖12所示。
圖12 四位二進制減法器的差模塊的仿真圖
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
二進制
+關注
關注
2文章
719瀏覽量
41315 -
顯示電路
+關注
關注
6文章
94瀏覽量
33024 -
減法器
+關注
關注
1文章
26瀏覽量
16719 -
GND
+關注
關注
2文章
523瀏覽量
38189 -
74ls48
+關注
關注
1文章
13瀏覽量
11687
發布評論請先 登錄
相關推薦
如何設計一個16比特的減法器呢？
減法電路是基本集成運放電路的一種，算術運算電路主要包括數字**加法器電路、數字減法器電路、數字乘法器電路和數字除法器電路。
8位減法器求解？
給出1位全減器的Verilog描述。要求： (1) 首先設計1位半減器，然后用例化語句將它們連接起來，圖3-32中h_suber是半減器，diff是輸出差，s_out是借位輸出，sub_in是借位輸入。 (2) 以1位全減器為
發表于 10-08 19:59
霧盈FPGA筆記之（三十）六位四則運算計算器（6）小算法實現BCD轉二進制
本帖最后由 霧_盈 于 2016-8-30 09:37 編輯
六位四則運算計算器（6）小算法實現BCD轉二進制霧盈2016-8-27 一、寫在前面這一篇文章講BCD碼轉
發表于 08-29 12:01
哪一個是減法器？負反饋在減法器電路中的原理？
下圖哪一個電路是減法器？按照書上的電路，減法器應該構成負反饋，可是把運放接成正反饋之后，輸出卻沒有變化，那么負反饋或者正反饋在電路中的作用是什么呢？問題來自論壇里的這個電路，看到構成的是正反饋
發表于 08-31 19:46
4位二進制乘法器電路
我做了個四位的二進制乘法器電路，但是出來的是這樣。B3B2B1B0 (1100) x A3A2A1A0 (0001) = P7P6P5P4P3P2P1P0 (00101000) 而不是1100。請問我是哪出錯了呢？
發表于 10-09 09:52
如何理解二進制運算規則 二進制是如何運算的
(11100101.11101011)2轉換成八進制數。 (11100101.11101011)2=(345.353)8（3）二進制轉換為十六進制：采用的是“四位一并法”，整數部分從低
發表于 12-11 17:49
集成四位二進制計數器
目錄1. 集成四位二進制計數器【74LVC161】(1) 邏輯符號(2) 功能表(3) 應用① 構成任意模數的計數器a. 反饋清零法b. 反饋置數法c. 位數拓展② 構成分頻器③ 構成序列信號發生器
發表于 07-29 07:20
本的二進制加法/減法器,本的二進制加法/減法器原理
本的二進制加法/減法器,本的二進制加法/減法器原理
兩個二進制數字Ai，Bi和一個進位輸入Ci相加，產生一個和輸出Si，以及一個進位
發表于 04-13 11:11
?5177次閱讀
工商網監
評論