同或門(mén)標準邏輯符號

同或門(mén)

同或門(mén)（XNOR gate或equivalence gate）也稱(chēng)為異或非門(mén)，是一種邏輯門(mén)電路。同或門(mén)的特點(diǎn)是當兩個(gè)輸入信號相同時(shí)，輸出為低電平；當兩個(gè)輸入信號不同時(shí)，輸出為高電平。在實(shí)際應用中，同或門(mén)常常用于實(shí)現兩個(gè)信號的相同性檢測，例如比較兩個(gè)數字是否相等。在數字邏輯電路中，同或門(mén)可以由異或門(mén)和與門(mén)組合而成。

同或門(mén)的符號為“⊕”，表示兩個(gè)輸入的異或運算。同或門(mén)在邏輯學(xué)里又稱(chēng)為“雙條件”，或稱(chēng)為“當且僅當”（if and only if）。所有輸入信號都相同時(shí)才輸出真，只要有一個(gè)以上不相同時(shí)就輸出假，也就是異或門(mén)的反面。

同或門(mén)在電路設計中常常用于實(shí)現兩個(gè)信號的相同性檢測，例如比較兩個(gè)數字是否相等。在實(shí)際應用中，同或門(mén)可以用于實(shí)現數據校驗和差錯檢測。在通信領(lǐng)域中，同或門(mén)可以用于實(shí)現數據校驗和差錯檢測；在計算機領(lǐng)域中，異或門(mén)可以用于實(shí)現數據的位操作和加密解密等算法。

圖中給出了同或門(mén)(XNOR)的標準邏輯符號。

與異或門(mén)一樣，也只有兩個(gè)輸入端，同或門(mén)輸出端的小圓圈說(shuō)明輸出結果跟異或門(mén)輸出相反，當輸入的兩個(gè)電平為相反電平時(shí)，同或門(mén)輸出低電平。A, B是輸入變量，x是輸出變量，同或運算可以描述如下:

對于同或門(mén)而言，當輸入A為低電平，輸入B為高電平，或者輸入A為高電平，輸入B為低電平時(shí)，輸出為低電平；當輸入A和B同為低電平或者同為高電平時(shí)，輸出為高電平。

圖中給出了同或門(mén)四個(gè)可能輸入組合及其對應的輸出結果。表中總結了同或門(mén)的運算。注意同或門(mén)的輸入電平相同時(shí)，輸出才為高電平。

異或門(mén)的布爾表達式為：X=A+B

同或門(mén)的邏輯表達式為: X=(A+B)’

異或和同或的邏輯表達式也可以用與，或及反相運算表示:

對于異或門(mén)有：X=AB’+A’B

對于同或門(mén)有：X=(AB)’+AB

正如對其他門(mén)所做的一樣，觀(guān)察具有脈沖波形輸入的異或門(mén)和同或門(mén)運算，跟以前一樣，我們在脈沖波形輸入的每個(gè)不同的時(shí)間間隔上應用真值表，圖中給出了異或門(mén)的情況，可以看到在時(shí)間段t2和t4上，輸入A與B是不同的電平，因此，在這個(gè)時(shí)間間隔上，輸出為高電平。在t1和t3上，輸入A和B為相同的電平，故輸出為低電平。

異或門(mén)還可以做2位模2加法器?；貞浿八鶎W(xué)的進(jìn)制基本運算規則如下: 0+0=0，0+1=1，1+0=1和1+1=10。仔細觀(guān)察異或門(mén)的真值表，可以發(fā)現異或門(mén)的輸出是兩個(gè)輸入位的二進(jìn)制和，如果輸入都為1,則輸出為0,舍棄進(jìn)位1。后面將會(huì )學(xué)習異或門(mén)是如何組合起來(lái)形成復雜的加法電路。

審核編輯：黃飛