RS-485自動(dòng)收發(fā)電路中偏置電阻與終端電阻的選用

今天繼續分享一篇ZLG的技術(shù)文章

RS-485自動(dòng)收發(fā)電路比帶控制腳電路在應用上少一個(gè)I/O腳，在主控資源緊張時(shí)會(huì )更受歡迎。那么自動(dòng)收發(fā)電路是怎么實(shí)現自動(dòng)收發(fā)功能以及在選用偏置電阻與終端電阻時(shí)需考慮什么因素呢？

RS-485自動(dòng)收發(fā)原理

常見(jiàn)RS-485自動(dòng)收發(fā)電路簡(jiǎn)圖如圖1所示，將收發(fā)器接收使能腳RE和發(fā)送使能腳DE短接在三極管Q1的集電極，發(fā)送端DI和三極管Q1發(fā)射集接地，MCU的TXD接在三極管Q1的基極。以下是自動(dòng)收發(fā)電路工作的過(guò)程。

當MCU通過(guò)TXD發(fā)送0時(shí)，三極管Q1截止，DE使能，因為DI接地，此時(shí)發(fā)送低電平；

當MCU通過(guò)TXD發(fā)送1時(shí)，三極管Q1導通，RE使能，此時(shí)收發(fā)器的DI引腳與AB端之間為高阻狀態(tài)，因為有AB的上下拉電阻的存在，此時(shí)總線(xiàn)邏輯狀態(tài)為1，該節點(diǎn)進(jìn)入接收模式和發(fā)送高電平模式。

圖1 RS-485自動(dòng)收發(fā)電路簡(jiǎn)圖

偏置電阻與終端電阻的作用

RS-485總線(xiàn)的偏置電阻主要是給A、B確定的邏輯狀態(tài)，我司RS-485自動(dòng)收發(fā)產(chǎn)品內部都帶有上下拉電阻，用戶(hù)可以根據實(shí)際應用環(huán)境如邏輯1電平幅值低等原因，選擇外加一個(gè)較小阻值的上下拉電阻來(lái)提升驅動(dòng)能力，該電阻與模塊內部 A/B 線(xiàn)自帶上下拉電阻是并聯(lián)的。

RS-485總線(xiàn)的終端電阻主要是用于信號線(xiàn)的阻抗匹配、提供通信線(xiàn)纜寄生電容能量的泄放路徑、提高信號質(zhì)量。我們常用的RS-485的屏蔽雙絞線(xiàn)的差分特性阻抗為100Ω~150Ω，由于RS-485收發(fā)器輸入阻抗較高（RSM485PHT的輸入阻抗最小為1/4單位負載即48kΩ），在信號傳輸到總線(xiàn)末端時(shí)由于接收的瞬時(shí)阻抗發(fā)送突變，導致信號發(fā)送反射，同時(shí)若通信距離遠線(xiàn)纜寄生電容較大，能量泄放緩慢。這時(shí)我們需要選用終端電阻來(lái)消除或降低此情況對通信信號的影響。

因為RS-485自收發(fā)電路總線(xiàn)端的邏輯1是通過(guò)AB的偏置電阻來(lái)提供，其驅動(dòng)能力要弱于推挽方式，因此自收發(fā)電路選用的終端電阻值一般偏大并且一般會(huì )再加小的偏置電阻來(lái)調節總線(xiàn)的電壓。

理想的RS-485總線(xiàn)電平

通常情況下，發(fā)送驅動(dòng)器A、B之間的邏輯電平1位于+2～+6V，邏輯電平0位于-2～-6V。接收器也作與發(fā)送端相對的規定，通常情況下當接收端AB之間電平大于+200mV時(shí)，輸出邏輯電平1，小于-200mV時(shí)，輸出邏輯電平0，見(jiàn)下圖2?？臻e時(shí)刻A、B差分電平應處于邏輯1。

圖2 RS-485邏輯電平圖

考慮到線(xiàn)阻及信號的抗擾能力，通信時(shí)我們一般會(huì )使總線(xiàn)端的邏輯1電平盡可能遠離+200mV，邏輯0電平盡可能遠離-200mV。數據波形的上升沿和下降沿盡可能地陡峭，同時(shí)波形沒(méi)有過(guò)沖或振鈴等。如下圖3所示為較為理想的RS-485通信波形圖。

圖3 較理想的RS-485通信波形圖

偏置電阻的選用

本文以我司自收發(fā)產(chǎn)品RSM485PHT為例進(jìn)行說(shuō)明，該產(chǎn)品內置完整的DC-DC電路、信號隔離電路，具有較強的抗擾性和高可靠性，具備自動(dòng)收發(fā)功能。該產(chǎn)品的A、B線(xiàn)內置47kΩ的上、下拉電阻，收發(fā)器輸入阻抗最小值為48kΩ。

本次測試的硬件框圖如圖4所示，在通信速率為500kbps、總線(xiàn)上掛6個(gè)通信節點(diǎn)、雙絞線(xiàn)總長(cháng)度約為3m的情況下，抓取總線(xiàn)波形如圖5所示，邏輯1的差分電壓約為1.60V。

圖4 RSM485PHT組網(wǎng)通信框圖

圖5 3m雙絞線(xiàn)、500kbps時(shí)VAB波形

下圖為本次RSM485PHT測試的電阻分壓等效圖，當總線(xiàn)上有6個(gè)節點(diǎn)進(jìn)行通信時(shí)，相當于6個(gè)R上 、6個(gè)R 下 、6個(gè)R內并聯(lián)，此時(shí)VAB高電平電壓計算值為VAB =(R內 /6)/(R上 /6+R內 /6+R下 /6)*VCC，取VCC=5.1V，V ~AB~ =1.72V?？紤]到線(xiàn)阻的分壓，此計算值1.72V與實(shí)測波形幅值1.60V基本吻合。

圖6 RSM485PHT電阻分壓等效圖

因為總線(xiàn)端邏輯1電平幅值僅有1.6V左右，該幅值的抗擾能力相對較弱且影響了通信距離的進(jìn)一步拉長(cháng)，現考慮通過(guò)外加偏置電阻將總線(xiàn)幅值抬高至3.5V左右。通過(guò)公式VAB=(R內 /6)/(R上等效 +R內 /6+R下等效 )*VCC，可計算出R 上等效 =R上等效 ≈2.75kΩ，外加上下拉電阻值約為4.1kΩ。如圖7所示為外接3.5kΩ上下拉電阻時(shí)總線(xiàn)的通信波形圖（外加偏置電阻增加功耗約為5.1V/3.5k≈1.4mA，在可接受的范圍內），因為實(shí)焊偏置電阻值3.5kΩ小于4.1kΩ，實(shí)際總線(xiàn)邏輯1幅值為3.92V高于預設值3.5V。

圖7 外加3.5kΩ偏置電阻時(shí)差分波形圖

接入終端電阻120Ω*2

在上述接入3.5kΩ上下拉電阻的環(huán)境下再接入120Ω的終端電阻，此時(shí)電阻分壓等效圖6中的R內等效 ≈60Ω，將各數值代入VAB =(R內等效 )/(R上等效 +R內等效 +R下等效 )*VCC，計算得出電壓約為60mV，測試波形如圖8所示。此時(shí)高電平處于門(mén)限-200mV~+200mV門(mén)限內，收發(fā)器無(wú)法識別邏輯1，造成通信錯誤。

圖8 接入120Ω終端時(shí)差分波形圖

總結

在使用我司自動(dòng)收發(fā)模塊RSM485PHT或RSM485M時(shí)，如果總線(xiàn)邏輯1電平較低可通過(guò)外接偏置電阻來(lái)調節總線(xiàn)電平，偏置電阻值過(guò)小將增加額外的功耗，電阻值太大調節效果將不明顯。偏置電阻值可以根據實(shí)際節點(diǎn)數量算出等效電阻值，再代入阻抗分壓公式（VCC*R 內等效 ）/（R上等效 +R 內等效 +R下等效 ）=VAB計算出，其中VCC可取5.1V，VAB一般取2.5V~4.0V。

具備自動(dòng)收發(fā)功能的模塊RSM485PHT或RSM485M的總線(xiàn)邏輯1電平是通過(guò)AB線(xiàn)的偏置電阻來(lái)驅動(dòng)，其能力弱于推挽驅動(dòng)，因此一般情況下我們不建議用戶(hù)加終端電阻。如果通信速率高、通信距離長(cháng)，總線(xiàn)信號質(zhì)量很差，需要加終端電阻來(lái)減弱反射信號或提供泄放寄生電容能量的路徑，可以選擇稍大阻值的電阻，并且可以考慮通過(guò)在A(yíng)B線(xiàn)上加小阻值的偏置電阻兩者配合共同來(lái)調節總線(xiàn)的電平。

總的來(lái)說(shuō)在使用自動(dòng)收發(fā)RS-485進(jìn)行通信時(shí)一定要確保 A/B 線(xiàn)差分電壓不會(huì )處于-200mV ~+200mV 范圍內；若邏輯1或邏輯0的差分電平幅值較低，可以通過(guò)外加小的偏置電阻來(lái)進(jìn)行調整；一般情況下不建議用戶(hù)接終端電阻，如果要接盡量選擇較大的阻值同時(shí)與外接偏置電阻搭配使用。

審核編輯：湯梓紅