<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何使用SigXplorer進行高速信號反射仿真

深圳(耀創)電子科技有限公司 ? 2023-12-23 08:12 ? 次閱讀

在高速信號傳輸中,信號傳輸線上的反射是一個重要的問題。當信號從信號源發送到終端設備時,信號在傳輸線上會遇到線路特性不連續的變化,如端口、接口連接器的變化。這種變化導致信號的部分能量被反射回傳輸線中,形成反射波。這種反射波可能會干擾原始信號,引發信號完整性問題,如時序錯誤、眼圖閉合不良等。

f46b6324-a127-11ee-9788-92fbcf53809c.png

f476a27a-a127-11ee-9788-92fbcf53809c.png

如何進行高速信號反射仿真

接下來我們使用SigXplorer來學習如何進行高速信號反射仿真。

f4973080-a127-11ee-9788-92fbcf53809c.png

Cadence SigXplorer軟件是一種用于高速信號完整性分析和信號完整性的解決方案。它主要用于設計和驗證電子產品中的高速信號傳輸線路,以確保信號的可靠性和穩定性。

SigXplorer可以對高速信號傳輸線路進行電磁仿真分析,包括考慮反射、傳輸線損耗、散射參數等因素。通過仿真,可以分析信號的傳輸特性,如延遲、振幅、眼圖、時域波形等,幫助設計師評估信號完整性。

SigXplorer可以幫助設計師分析和優化信號傳輸線路的工程參數,例如線路幾何、終端阻抗匹配、負載和驅動器配置等,以降低反射、串擾、眼圖閉合等問題的風險。通過對不同設計方案進行仿真和比較,設計師可以選擇最優的方案來提高信號完整性。

在高速信號傳輸時,傳輸線非理想線,包含分布參數如電容、電感和電阻,此時對于信號來講這些參數形成的阻抗就是瞬時阻抗值。當信號在傳輸過程中遇到阻抗突變時,會導致部分能量返回,形成反射。

f4ac256c-a127-11ee-9788-92fbcf53809c.png

圖 1

反射會造成過沖、過跌、振鈴(信號來回反射)等問題。嚴重的過沖、過跌問題會導致信號傳輸錯誤。

f4b6933a-a127-11ee-9788-92fbcf53809c.png

圖 2

在圖1的傳輸鏈路中,OUT1輸入,內阻約10 Ohm,IN1端輸出,內阻無窮大,傳輸線TL1阻抗50 Ohm。當發射端激勵為2.5v,50MHz的方波時,接收的信號波形如圖2所示。信號過沖到3.4V,然后下跌到2v,再經過反復震蕩后穩定在2.5v。

反射系數為(末端阻抗-始端阻抗)/(末端阻抗+始端阻抗),初始電壓為發射端內阻10 Ohm與傳輸線50 Ohm的分壓,即2.08V。具體反射過程如圖3所示。(由于傳輸線損耗問題,理想情況下的理論計算與實際會有偏差)

f4c0fcd0-a127-11ee-9788-92fbcf53809c.png

圖 3

為了減少信號反射,可以采取一些措施,例如使用串聯端接電阻。如圖4所示。

f4d5dd94-a127-11ee-9788-92fbcf53809c.png

圖 4

當串聯的電阻阻值從0 Ohm到50 Ohm之間變化時,信號的反射也會相應變化,接收端的信號波形如圖5所示??梢钥闯?,當串聯電阻為40 Ohm時,發射端內阻與40 Ohm電阻之和約等于傳輸線阻抗50 Ohm,從上述反射系數的計算方法可知,發射端一側反射系數為0,而接收端一側的反射系數仍然是1,所以,信號在接收端全部反射回來,在發射端不在反射,信號只經歷一次反射,從而使信號的傳輸更穩定。

f4ddd95e-a127-11ee-9788-92fbcf53809c.png 圖 5

通常,發射端的輸出阻抗較低,接收端的輸入阻抗遠高于傳輸線特性阻抗,如果不做任何處理,信號就會產生反射,影響信號傳輸質量。阻抗突變是產生反射的主要原因,在PCB設計過程中,需要盡可能避免阻抗突變,來提高信號傳輸質量。

SigXplorer軟件主要用于高速信號完整性分析和優化。它幫助設計師評估和改進信號傳輸線路的性能,確保信號的可靠性和穩定性,以滿足高速系統設計的要求。進行高速信號反射仿真分析可以幫助設計師更好地了解信號的傳輸特性和反射問題,從而優化設計,提高信號的完整性和可靠性。

上述過程是在SigXplorer中實現的仿真過程,目前Sigrity 2021最新版本的最新工具SigrityTopology Explorer不僅具有SigXplorer的拓撲自動提取、仿真與規則管理器集成等功能,還使用了與Sigrity SystemSI相同的模塊設計和交互方式,IO model也可以直接使用IBIS模型,大大優化了SigXplorer的使用體驗。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    50

    文章

    3890

    瀏覽量

    132410
  • 傳輸線
    +關注

    關注

    0

    文章

    362

    瀏覽量

    23799
  • 高速信號
    +關注

    關注

    1

    文章

    197

    瀏覽量

    17634
收藏 人收藏

    評論

    相關推薦

    高速設計與PCB仿真流程

    ........................................................................................................................................... 956.3.2 進行
    發表于 08-05 14:27

    請教關于利用simulink進行脈沖反射仿真研究的問題

    請教一下關于脈沖反射(行波反射)在simulink中仿真的問題。根據幾篇碩士論文的指導,我利用里面列出的simulink模型進行脈沖反射法的
    發表于 07-27 21:18

    信號反射的幾個基本問題分析

    的內阻與走線特性阻抗、端接電阻之間存在分壓,全反射信號返回至發射端后,發射端電壓才能繼續升高。使用ADS2016進行仿真,仿真環境如圖11所
    發表于 10-16 22:29

    【轉載】Allegro SI 高速信號完整性仿真連載之三(附詳細流程)

    `【轉載】Allegro SI 高速信號完整性仿真連載之二(附詳細流程)前面兩節對Allegro SI信號仿真的各項條件
    發表于 11-19 19:27

    仿真小技巧~高速信號如何選擇走線層?

    1.高速信號仿真電路基礎2.高速信號仿真工具基礎3.三大實例練習(1)電路板
    發表于 03-09 10:57

    如何讓信號反射仿真分析更加便捷高效?

    引起誤觸發。Cadence Allegro 17.2反射仿真分析流程中怎么進行信號分析?【1】Cadence Allegro 17.2啟動后選擇Allegro Sigrity SI產品
    發表于 03-16 11:20

    避雷!高速信號高速PCB理解誤區

    小于 4~6 倍的互連傳輸延時”,可以看出電路板傳輸的信號是否為“高速”,不只取決于信號的邊沿速率,還取決于電路板線路的路徑長度大小,當兩者存在一定的比例關系時,該信號應該按照“
    發表于 11-30 09:51

    PCB板上的高速信號需要進行仿真串擾嗎?

    PCB板上的高速信號需要進行仿真串擾嗎?
    發表于 04-07 17:33

    高速電路信號完整性分析與設計—信號完整性仿真

    高速電路信號完整性分析與設計—信號完整性仿真:仿真信號仿真
    發表于 10-06 11:19 ?0次下載

    高速電路信號完整性分析與設計|—高速信號反射分析

    高速數字信號反射是影響現代數字電路設計的重要因素之一,嚴重的反射將破壞信號的完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。本章
    發表于 05-25 16:41 ?4100次閱讀

    基于Hyperlynx的反射仿真與分析

    。PCB設計中最主要的信號完整性問題是反射和串擾,文中主要研究了工型拓撲中反射信號的影響,通過仿真得到一些減弱電路中
    發表于 11-15 09:44 ?37次下載
    基于Hyperlynx的<b class='flag-5'>反射</b><b class='flag-5'>仿真</b>與分析

    高速PCB板設計中如何搞定信號反射

    高速PCB板中,走線不僅僅是連接兩個點。作為一名合格的工程師,走線就是包括電阻,電容,電感的混合知識載體。信號線在傳輸過程中會有反射現象,這個必須要了解一下,負載端反射的大小取決傳輸線
    的頭像 發表于 11-12 09:05 ?3705次閱讀

    高速數字電路設計中的信號反射抑制綜述

    主要研究了高速數字電路設計中信號反射的抑制方法。理論上分析了信號反射產生的原因及其對電路設計指標的影響通過電路
    發表于 08-12 17:14 ?15次下載

    信號完整性分析及在高速PCB設計中的應用

    本文首先介紹了傳輸線理論,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾、同步開關噪聲等,然后利用Mentor Graphics公司的EDA軟件HyperLynx對給定電路模型進行
    發表于 07-01 10:53 ?0次下載

    pcb上的高速信號需要仿真串擾嗎

    現一系列問題,如串擾、反射波、時鐘抖動等。為了確保高速信號傳輸的穩定和可靠性,需要進行仿真串擾。本文將詳細介紹
    的頭像 發表于 09-05 15:42 ?558次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>