Vitis 統一軟件平臺文檔

AMD Vitis 軟件平臺是一款開(kāi)發(fā)環(huán)境，主要用于開(kāi)發(fā)包括 FPGA 架構、Arm 處理器子系統和 AI 引擎在內的設計。Vitis 工具與 AMD Vivado ML 設計套件相結合，可為設計開(kāi)發(fā)提供更高層次的抽象。

本用戶(hù)指南涵蓋了 Vitis 入門(mén)、使用 Vitis Unified IDE、Bootgen 工具、Vitis Python CLI、軟件命令行工具、GNU 編譯器工具、嵌入式設計教程以及驅動(dòng)程序和庫。如果您希望獲取完整版文檔，請至文末掃描二維碼進(jìn)行下載。

Vitis 軟件平臺包括以下工具

• Vitis Embedded - 用于開(kāi)發(fā)在嵌入式 Arm 處理器上運行的 C/C++ 應用代碼

• 編譯器和仿真器 - 用于使用 AI 引擎陣列執行設計

• Vitis HLS - 用于開(kāi)發(fā)基于 C/C++ 的 IP 塊，該 IP 塊主要針對 FPGA 架構

• Vitis Model Composer 是一種基于模型的設計工具，可在 MathWorks Simulink 環(huán)境中進(jìn)行快速設計探索

• 一系列性能優(yōu)化的開(kāi)源庫函數，如 DSP、視覺(jué)、求解器、超聲和 BLAS 等，其可采用 FPGA 架構執行，也可使用 AI 引擎執行

工具與庫

Vitis 嵌入式

Vitis Embedded 是一個(gè)獨立的嵌入式軟件開(kāi)發(fā)包，主要用于開(kāi)發(fā)運行在嵌入式 Arm 處理器上的主機應用。

Vitis AIE DSP 設計工具

編譯器和仿真器

AMD Versal 自適應 SoC 器件具有 AI 引擎陣列，有助于采用資源和電源都優(yōu)化的方式實(shí)現高性能 DSP 功能。將 AI 引擎與 FPGA 架構資源一起使用，有助于非常高效地實(shí)現高性能 DSP 應用。

Vitis HLS

Vitis HLS 工具允許用戶(hù)通過(guò)將 C/C++ 函數綜合成 RTL，輕松創(chuàng )建復雜的 FPGA 算法。

Vitis HLS 工具與 Vivado ML 設計套件（用于綜合、布置和路由）及 Vitis 統一軟件平臺（用于異構系統設計和應用）高度整合。

Vitis Model Composer

Vitis Model Composer 是一款基于模型的設計工具，可在 MathWorks Simulink 環(huán)境中實(shí)現快速的設計探索。

此外，該工具還允許您使用一系列 AI 引擎和可編程邏輯 (HDL/HLS) 塊對設計進(jìn)行建模和仿真。

Vitis 庫

性能優(yōu)化的開(kāi)源庫，提供開(kāi)箱即用的加速，對于采用 C、C++ 編寫(xiě)的現有應用而言，代碼修改極少，甚至不需要修改代碼。

按原樣利用特定領(lǐng)域的加速庫，通過(guò)修改適應您的需求，或者在您的自定義加速器中用作算法構建塊。

設計流程

Vitis 嵌入式軟件開(kāi)發(fā)流程

在 AMD 自適應 SoC 中為 Arm 嵌入式處理器子系統開(kāi)發(fā) C/C++ 代碼的設計人員通常會(huì )使用該流程。

• 硬件工程師不僅可設計可編程邏輯，而且還可使用 AMD Vivado ML 設計套件將硬件按 XSA 文件導出。

• 軟件工程師可將這些硬件設計信息整合到他們的目標平臺中，并可使用 Vitis 嵌入式軟件開(kāi)發(fā)應用代碼。

開(kāi)發(fā)人員可在 Vitis 嵌入式軟件中執行所有系統級驗證，并通過(guò)生成引導映像來(lái)啟動(dòng)應用。

2023.2 版本新特性

• AIE-DSP 設計的新特性：AIE 仿真器和編譯器增強

• 全新獨立 Vitis 嵌入式安裝程序：面向為 PS 子系統編寫(xiě)嵌入式 C 代碼的設計人員

• 最新 Vitis 統一 IDE (GUI)：從 2023.2 版開(kāi)始，Vitis 將在所有 Vitis 工具中提供一個(gè)全新的通用 GUI。

• 配置文件、調試與跟蹤的新特性 — 面向 AMD Versal AIE 器件系列

+

獲取完整版

《Vitis 統一軟件平臺文檔》

請掃描二維碼進(jìn)行下載