<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

折疊式共源共柵運算放大器電路分析

CHANBAEK ? 來源:左半平面零點 ? 作者:左半平面零點 ? 2023-12-15 14:59 ? 次閱讀

集成電路發展趨勢

隨著物聯網移動終端的需求日益增長,對便攜式設備與長續航能力的追求促使低電壓和低功耗的芯片設計變得尤為重要。降低電路功耗而不犧牲其他性能指標是設計中的一大挑戰。因此,想盡辦法”壓榨“電路中未能完全利用的電流,從而提高電流效率成為一種低功耗的設計思路。

折疊式共源共柵運算放大器

圖片

圖1先看我們熟悉的折疊式共源共柵放大器,如圖1。其中M4、M5作為電流源均提供了ISS大小的電流。但M4、M5僅充當電流源的角色,大電流的特點雖使得M4、M5本身有很大的跨導,但無法作用到增益上,造成電流的”浪費“。

電流倍增技術

圖片

圖2

如圖2,該電路實現了電流倍增:M3-M6組成了兩對電流鏡,將電流倍增至K倍。如果單純通過這樣的電流鏡進行倍增后,再接上后級負載,等效跨導確實大了,但這不是多了兩路K倍的電流嗎?功耗反而增大了 ......貌似好像沒什么用哦?別急,妙的在后面。

圖片

圖3

如圖3,稍微改一下輸入差分對M1、M2,把他倆拆成四個晶體管分別為M11、M12、M21、M22?,F在,每個差分晶體管的電流均為ISS/4。再通過電流鏡將差分晶體管”耦合“起來,形成反饋?,F在,M11、M21通過電流鏡實現了倍增了K倍的小信號電流,因此M11、M21的等效跨導也倍增了K倍。

圖片

圖4

但往往實際上不會使用圖3的接法(可以想想為什么),比較好的是圖4的接法。嘶......這有區別嗎?兄dei你是不是放錯圖了?看清楚咯,Vin1與Vin2接哪里去啦?終于看到了?沒錯,這是一種交叉耦合的方式。同樣,M11、M21的等效跨導倍增了K倍。假設差分晶體管均具有相同的尺寸,并且設其自身跨導為gm,那么整個電路的等效跨導:

Gm=gm+K·gm=(1+K)·gm

沒有采用電流復用技術的原電路的跨導僅僅為2gm,而采用電流復用技術后,通過調整不同的電流鏡比例,可以實現不同倍數的等效跨導。假設取K=3,那么電路的等效跨導與原來相比倍增了2倍,而電路總的電流卻沒有變化,仍然是2ISS。所以說,電流復用技術提高了電路的電流效率,狠狠地"壓榨"電流!

當然啦,這個電路最后有了增益帶寬積、轉換速率等等指標的提升,但功耗沒有變化,代價就是電路的復雜程度上升、版圖面積增加、對匹配的要求更高等等。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 運算放大器
    +關注

    關注

    212

    文章

    4558

    瀏覽量

    171081
  • 芯片設計
    +關注

    關注

    15

    文章

    942

    瀏覽量

    54482
  • 低功耗
    +關注

    關注

    10

    文章

    2244

    瀏覽量

    102944
  • 共源共柵
    +關注

    關注

    0

    文章

    18

    瀏覽量

    10316
收藏 人收藏

    評論

    相關推薦

    運算放大器輸入和輸出模與差分電壓范圍

    =11.818181991577148px]電壓在不斷下降,對運算放大器之類的模擬電路而言,3 V至5 V的總電源電壓現在已十分[size=11.818181991577148px]常見。這一數值和過去的電源系統電壓相差甚遠,當時
    發表于 08-13 15:34

    運算放大器權威指南和基于運算放大器和模擬集成電路電路設計及OP放大器應用技巧100例PDF分享

    設計》簡介:本書全面闡述以運算放大器和模擬集成電路為主要器件構成的電路原理、設計方法和實際應用。電路設計以實際器件為背景,對實現中的許多實際問題尤為關注。全書
    發表于 06-09 17:38

    運算放大器輸入和輸出模與差分電壓范圍詳解

    較為基礎的問題。 任何實際運算放大器輸入和輸出端的工作電壓范圍都是有限的?,F代系統設計中,電源電壓在不斷下降,對運算放大器之類的模擬電路而言,3 V至5 V的總電源電壓現在已十分常見。這一數值和過去
    發表于 09-21 14:50

    【每天看電路第74期】放大器電路

    ,那個地方不合理,那個需要改正;4、可以跟帖說明該電路原理圖或者此類原理圖設計時的注意事項和難點;【今日電路】如圖是一個
    發表于 12-28 14:18

    放大器教程】JFET放大器解析

    放大器電路。首先,需要找到合適的靜態點或“ Q點”,以利用(CS),漏(CD)或跟隨器(
    發表于 11-03 09:34

    運算放大器的誤差

    非ppm放大器類型運算放大器的誤差輸入模抑制和偏置誤差
    發表于 02-05 06:17

    基于運算放大器放大電路解析

    號就屬于這種情況。根據前面的假設條件,在電阻失配的情況下,這個電路就不再是一個真正的差分放大器,VO會隨著模分量而變化?! ⌒〗Y  運算放大器,如果選取恰當的外部元件,它能夠構成各種
    發表于 02-20 16:21

    運算放大器有哪幾類?

    運算放大器有哪幾類?折疊式全差分運算放大器
    發表于 04-07 06:29

    求一種低電壓全差分套筒運算放大器的設計方法

    本文設計的帶模反饋的兩級高增益運算放大器結構分兩級,第一級為套筒運算放大器,用以達到高增益的目的;第二級采用
    發表于 04-14 06:55

    如何實現折疊運算放大器的設計?

    本文介紹的運放是一種采用TSMC 0.18 μm Mixed Signal SALICIDE(1P6M,1.8V/3.3V)CMOS工藝的折疊
    發表于 04-14 06:59

    如何設計用于運算放大器模反饋電路?

    如何設計用于運算放大器模反饋電路?模反饋電路的設計要點有哪些?全差分運算放大器
    發表于 04-20 06:17

    請問怎么設計一種單級全差分增益增強的折疊運算放大器?

    怎么設計一種單級全差分增益增強的折疊運算放大器?
    發表于 04-20 06:26

    怎么實現CMOS功率放大器的設計?

    電感的工作機理是什么?怎么實現
    發表于 06-18 06:53

    如何改變運算放大器模電壓或電源電壓呢

    TI高精度實驗室-運算放大器-第七節-模抑制和電源抑制抑制可能是一件好事,特別是在?;螂娫措妷哄e誤的情況下。 本系列視頻介紹了如何改變運算放大器
    發表于 12-30 06:50

    【2023集創賽】國家集創中心杯三等獎:不對稱輕失配運算放大器

    尾電流架構,運算放大器主體部分單條支路上多達6個晶體管,造成偏置困難、工作不穩定的問題。因此,必須采用折疊式輸入設計,本團隊對運算放大器主體部分做了下圖改進。 5.4 Cascode
    發表于 09-01 13:42
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>