電源完整性分析

一、電源噪聲重要性

芯片內部有成千上萬(wàn)個(gè)晶體管，這些晶體管組成內部的門(mén)電路、組合邏輯、寄存器、計數器、延遲線(xiàn)、狀態(tài)機、以及其他邏輯功能。隨著(zhù)芯片的集成度越來(lái)越高，內部晶體管數 越來(lái)越大。芯片的外部引腳數有限，為一個(gè)晶體管提供單獨的供電引腳是不現實(shí)的。芯 片的外部電源引腳提供給內部晶體管一個(gè)公共的供電節點(diǎn)， 因此內部晶體管狀態(tài)的轉換必 然引起電源噪聲在芯片內部的傳遞。
??對內部各個(gè)晶體管的操作通常由內核時(shí)鐘或片內外設時(shí)鐘同步， 但是由于內部延時(shí)的 差別，各個(gè)晶體管的狀態(tài)轉換不可能是嚴格同步的，當某些晶體管已完成了狀態(tài)轉換，另 一些晶體管可能仍處于轉換過(guò)程中。芯片內部處于高電平的門(mén)電路會(huì )把電源噪聲傳遞到其 他門(mén)電路的輸入部分。如果接受電源噪聲的門(mén)電路此時(shí)處于電平轉換的不定態(tài)區域，那么電 源噪聲可能會(huì )被放大，并在門(mén)電路的輸出端產(chǎn)生矩形脈沖干擾，進(jìn)而引起電路的邏輯錯誤。芯片外部電源引腳處的噪聲通過(guò)內部門(mén)電路的傳播，還可能會(huì )觸發(fā)內部寄存器產(chǎn)生狀態(tài)轉換。
??除了對芯片本身工作狀態(tài)產(chǎn)生影響外，電源噪聲還會(huì )對其他部分產(chǎn)生影響。比如電源噪 聲會(huì )影響晶振、PLL、DLL 的抖動(dòng)特性，AD 轉換電路的轉換精度等。由于最終產(chǎn)品工作溫度的變化以及生產(chǎn)過(guò)程中產(chǎn)生的不一致性，如果是由于電源系統產(chǎn)生的問(wèn)題，電路將非常難調試，因此最好在電路設計之初就遵循某種成熟的設計規則，使電源系統更加穩健。

二、電源噪聲產(chǎn)生的原因

第一，穩壓電源芯片本身的輸出并不是恒定的，會(huì )有一定的波紋。這是由穩壓芯片自身決定的，一旦選好了穩壓電源芯片，對這部分噪聲我們只能接受，無(wú)法控制。
??第二，穩壓電源無(wú)法實(shí)時(shí)響應負載對于電流需求的快速變化。穩壓電源芯片通過(guò)感知其輸出電壓的變化，調整其輸出電流，從而把輸出電壓調整到額定輸出值。多數常用的穩壓源調整電壓的時(shí)間在 ms~us 級。因此，對于負載電流變化頻率在直流到幾百 KHz 之間時(shí)，穩壓源可以很好的做出調整，保持輸出電壓的穩定。當負載瞬態(tài)電流變化頻率超出這一范圍時(shí)，穩壓源的電壓輸出會(huì )出現跌落，從而產(chǎn)生電源噪聲?，F在，微處理器的內核及外設的時(shí)鐘頻 率已超過(guò)了 600 MHz，內部晶體管電平轉換時(shí)間下降到 800 ps以下。這要求電源分配系統必須在直流到 1GHz 范圍內都能快速響應負載電流的變化，但現有穩壓電源芯片不可能滿(mǎn)足這一苛刻要求。我們只能用其他方法補償穩壓源這一不足，這涉及到后面要講的電源去耦。
??第三，負載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗上產(chǎn)生的壓降。PCB板上任何電氣 路徑不可避免的會(huì )存在阻抗，不論是完整的電源平面還是電源引線(xiàn)。對于多層板，通常提供 一個(gè)完整的電源平面和地平面，穩壓電源輸出首先接入電源平面，供電電流流電源平面，到達負載電源引腳。地路徑和電源路徑類(lèi)似，只不過(guò)電流路徑變成了地平面。完整平面的阻抗很低，但確實(shí)存在。如果不使用平面而使用引線(xiàn)，那么路徑上的阻抗會(huì )更高。另外，引腳及焊盤(pán)本身也會(huì )有寄生電感存在，瞬態(tài)電流流此路徑必然產(chǎn)生壓降，因此負載芯片電源引腳處的電壓會(huì )隨著(zhù)瞬態(tài)電流的變化而波動(dòng)，這就是阻抗產(chǎn)生的電源噪聲。在電源路徑表現為負載芯片電源引腳處的電壓軌道塌陷， 在地路徑表現為負載芯片地引腳處的電位和參考地電位不同 （注意，這和地彈不同，地彈是指芯片內部參考地電位相對于板級參考地電位的 跳變）。

三、退耦電容使用

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率， 去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠，最外層放置容值 最大的。但是，所有對該芯片去耦的電容都盡靠近芯片。
??在放置時(shí)，最好均勻分布在芯片的四周，對一個(gè)容值等級都要這樣。通常芯片在設計的時(shí)候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個(gè)邊上的。因此，電壓擾動(dòng)在芯片的四周都存在，去耦也必須對整個(gè)芯片所在區域均勻去耦。
??在安裝電容時(shí)，要從焊盤(pán)拉出一小段引出線(xiàn)，然后通過(guò)過(guò)孔和電源平面連接，接地端也 同樣。這樣流電容的電流回路為：電源平面->過(guò)孔->引出線(xiàn)->焊盤(pán)->電容->焊盤(pán)->引出>過(guò)孔->地平面（放置過(guò)孔的基本原則就是讓這一環(huán)路面積最小，進(jìn)而使總的寄生電感最?。?。
??由于印制線(xiàn)越寬，電感越小，從焊盤(pán)到過(guò)孔的引出線(xiàn)盡加寬，如果可能，盡和焊盤(pán)寬度相同。這樣即使是 0402 封裝的電容，你也可以使用 20mil 寬的引出線(xiàn)。
??需要強調一點(diǎn)：有些工程師為了節省空間，有時(shí)讓多個(gè)電容使用公共過(guò)孔。任何情況下都不要這樣做。最好想辦法優(yōu)化電容組合的設計，少電容數。

四、總結

電源系統去耦設計要把引腳去耦和電源平面去耦結合使用已達到最優(yōu)設計。時(shí)鐘、 PLL、 DLL 等去耦設計要使用引腳去耦，必要時(shí)還要加濾波網(wǎng)絡(luò )，模擬電源部分還要使用磁珠等進(jìn) 行濾波。針對具體應用選擇退耦電容的方法也很流行，如在電路板上發(fā)現某個(gè)頻率的干擾較 大，就要專(zhuān)門(mén)針對這一頻率選擇合適的電容，改進(jìn)系統設計?？傊?，電源系統的設計和具體 應用密切相關(guān)，不存在放之四海皆準的具體方案。關(guān)鍵是掌握基本的設計方法，具體情況具 體分析，才能很好的解決電源去耦問(wèn)。

審核編輯 黃宇