<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

硬件電路設計之鎖相環電路設計

CHANBAEK ? 來源:一杯苦Coffee ? 作者:一杯苦Coffee ? 2023-11-30 15:01 ? 次閱讀

1 簡介

鎖相環是一種 反饋系統 ,其中電壓控制振蕩器和相位比較器相互連接,使得振蕩器頻率(相位)可以準確跟蹤施加的頻率或相位調制信號的頻率。鎖相環可用來從固定的低頻信號生成穩定的輸出頻率信號。首批鎖相環由法國工程師De Bellescize 在20世紀30年代初實現。然而,直到20世紀60年代中期,集成式PLL成為一種成本相對較低的元件之后,鎖相環才得到市場的廣泛認可。

因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤,所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中,當輸出信號的頻率與輸入信號的頻率相等時,輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環名稱的由來。

2 鎖相環基本組成

鎖相環一般由 鑒相器(PD) 、 環路濾波器(LPF) 、 電壓控制振蕩器(VCO )組成。其功能如下:

  • 鑒相器 :又稱為相位比較器,其主要功能是檢測輸入信號和輸出信號的相位差,并將檢測的相位差轉換為電壓信號。
  • 環路濾波器 :主要功能是濾除鑒相器輸出的高頻分量。
  • 電壓控制振蕩器:根據鑒相器產生的信號,對輸出信號的頻率和相位進行調整。

圖片

3 鎖相環基本原理

鎖相環中的鑒相器通常由模擬乘法器組成,利用模擬乘法器組成的鑒相器。外部輸入的信號分為:

圖片

電壓控制振蕩器的輸出信號為:

圖片

其中,ω0為壓控振蕩器在輸入控制電壓為零或為直流電壓時的振蕩角頻率,稱為電路的固有振蕩角頻率。則模擬乘法器的輸出電壓為:

圖片

使用LPF將上式中的高頻分兩級濾除,剩下低頻分量作為電壓控制振蕩器的輸入控制電壓,則

圖片

式中的為輸入信號的瞬時振蕩角頻率,和分別為輸入信號和輸出信號的瞬時相位,根據相量的關系可得瞬時頻率和瞬時相位的關系為:

圖片

那么,

圖片

瞬時相位為:

圖片

對兩邊同時積分,可得頻差的關系為:

圖片

上式等于零,說明鎖相環進入相位鎖定的狀態,此時輸出和輸入信號的頻率和相位保持恒定不變的狀態,為恒定值。當上式不等于零時,說明鎖相環的相位還未鎖定,輸入信號和輸出信號的頻率不等,隨時間而變。

因壓控振蕩器的壓控特性如圖8-4-3所示,該特性說明壓控振蕩器的振蕩頻率ωu以ω0為中心,隨輸入信號電壓的變化而變化。該特性的表達式為

圖片

上式說明當uc(t)隨時間而變時,壓控振蕩器的振蕩頻率ωu也隨時間而變,鎖相環進入“頻率牽引”,自動跟蹤捕捉輸入信號的頻率,使鎖相環進入鎖定的狀態,并保持ω0=ωi的狀態不變。

4 鎖相環的電路設計

SI5317D-C-GM采用單電源供電,供電電壓支持 1.8V、2.5V、3.3V 。輸入/輸出頻率范圍: 1-711MHz 。

圖片

其內部功能框圖見下:

圖片

可見,支持單時鐘輸入,兩個輸出時鐘。

5 鎖相環的應用

鎖相環在調制和解調中的應用

為了實現信息的遠距離傳輸,在發信端通常采用調制的方法對信號進行調制,收信端接收到信號后必須進行解調才能恢復原信號。

所謂的調制就是用攜帶信息的輸入信號ui來控制載波信號uc的參數,使載波信號的某一個參數隨輸入信號的變化而變化。載波信號的參數有幅度、頻率和位相,所以,調制有調幅(AM)、調頻(FM)和調相(PM)三種。

調幅波的特點是頻率與載波信號的頻率相等,幅度隨輸入信號幅度的變化而變化;調頻波的特點是幅度與載波信號的幅度相等,頻率隨輸入信號幅度的變化而變化;調相波的特點是幅度與載波信號的幅度相等,相位隨輸入信號幅度的變化而變化。調幅波和調頻波的示意圖如圖所示:

圖片

上圖的(a)是輸入信號,又稱為調制信號;圖(b)是載波信號,圖(c)是調幅波和調頻波信號。

注意 :解調是調制的逆過程,它可將調制波uo還原成原信號ui。

鎖相環在調頻和解調電路中的應用

調頻波的特點是頻率隨調制信號幅度的變化而變化。由圖可知,壓控振蕩器的振蕩頻率取決于輸入電壓的幅度。當載波信號的頻率與鎖相環的固有振蕩頻率ω0相等時,壓控振蕩器輸出信號的頻率將保持ω0不變。若壓控振蕩器的輸入信號除了有鎖相環低通濾波器輸出的信號uc外,還有調制信號ui,則壓控振蕩器輸出信號的頻率就是以ω0為中心,隨調制信號幅度的變化而變化的調頻波信號。由此可得調頻電路可利用鎖相環來組成,由鎖相環組成的調頻電路組成框圖如圖所示:

圖片

若輸入FM信號時,讓環路通帶足夠寬,使信號調制頻譜落在帶寬之內,這時壓控振蕩器的頻率跟蹤輸入調制的變化,如圖6.1所示。對于鎖相環的詳細分析可參閱有關鎖相技術的書籍。在此僅說明鎖相環鑒頻原理??梢院唵蔚卣J為壓控振蕩器頻率與輸入信號頻率之間的跟蹤誤差可以忽略。因此任何瞬時,壓控振蕩器的頻率ωv(t)與FM波的瞬時頻率ωFM(t)相等。

鎖相環在頻率合成電路中的應用

在現代電子技術中,為了得到高精度的振蕩頻率,通常采用石英晶體振蕩器。但石英晶體振蕩器的頻率不容易改變,利用鎖相環、倍頻、分頻等頻率合成技術,可以獲得多頻率、高穩定的振蕩信號輸出。

輸出信號頻率比晶振信號頻率大的稱為鎖相倍頻器電路;輸出信號頻率比晶振信號頻率小的稱為鎖相分頻器電路。鎖相倍頻和鎖相分頻電路的組成框圖如圖所示:

圖片

圖中的N大于1時,為分頻電路;N小于1時,為倍頻電路。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 鎖相環
    +關注

    關注

    35

    文章

    554

    瀏覽量

    87316
  • 振蕩器
    +關注

    關注

    28

    文章

    3575

    瀏覽量

    137837
  • 電路設計
    +關注

    關注

    6597

    文章

    2337

    瀏覽量

    197693
  • 比較器
    +關注

    關注

    14

    文章

    1547

    瀏覽量

    106611
  • pll
    pll
    +關注

    關注

    6

    文章

    745

    瀏覽量

    134673
收藏 人收藏

    評論

    相關推薦

    鎖相環電路

    鎖相環電路 鎖相環
    發表于 09-25 14:28 ?7005次閱讀
    <b class='flag-5'>鎖相環</b><b class='flag-5'>電路</b>

    求助:鎖相環(PLL)電路設計與應用; 日本人寫的

     求助:鎖相環(PLL)電路設計與應用; 日本人寫的.   [此貼子已經被作者于2010-1-15 18:23:54編輯過]
    發表于 11-19 15:47

    鎖相環在電力系統中的應用

    硬件鎖相環和軟件鎖相環,這個很好理解,很多東西原來都是直接用硬件電路搞出來,現在有可編程器件了,再利用軟件來實現。傳統的
    發表于 01-04 22:57

    鎖相環(PLL)電路設計與應用

    圖解實用電子技術叢書,介紹鎖相環(PLL)電路設計與應用,供大家參考
    發表于 06-21 22:51

    【下載】《鎖相環電路設計與應用》

    `編輯推薦《鎖相環(PLL)電路設計與應用》內容豐富、實用性強,便于讀者自學與閱讀理解,可供電子、通信等領域技術人員以及大學相關專業的本科生、研究生參考,也可供廣大的電子愛好者學習參考。作者簡介作者
    發表于 09-18 17:56

    電荷泵鎖相環電路鎖定檢測的基本原理,影響鎖相環數字鎖定電路的關鍵因子是什么?

    本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理,通過分析影響鎖相環數字鎖定電路的關鍵因子,推導出相位誤差的計算公式。并以CDCE72010 為例子,通過實驗驗證了不合理的
    發表于 04-20 06:00

    如何采用VHDL實現全數字鎖相環電路的設計?

    全數字鎖相環由那幾部分組成?數字鎖相環的原理是什么?如何采用VHDL實現全數字鎖相環電路的設計?
    發表于 05-07 06:14

    PLL(鎖相環)電路原理是什么?

    PLL(鎖相環)電路原理是什么?
    發表于 01-21 07:03

    LabVIEW鎖相環(PLL)

    LabVIEW鎖相環(PLL) 鎖相環是一種反饋電路,其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現同步的,在比較的
    發表于 05-31 19:58

    鎖相環電路設計與講解!

    我有一個鎖相環電路的pcb板和proteus仿真電路。
    發表于 10-04 07:58

    基于0.25um CMOS工藝的鎖相環電路設計

    鎖相環在很多領域都得到了廣泛應用。本文給出了一款全芯片集成鎖相環電路設計,其工作輸出頻率范圍在50M 到150M 之間,抖動在150ps 以內,工作電壓為2.5 伏,該芯片采用了0.2
    發表于 08-15 12:35 ?27次下載

    鎖相環(PLL)電路設計與應用

    本書是圖解電子工程師實用技術叢書之一,本書主要介紹鎖相環(PLL)電路的設計與應用,內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL
    發表于 09-14 17:55 ?0次下載
    <b class='flag-5'>鎖相環</b>(PLL)<b class='flag-5'>電路設計</b>與應用

    鎖相環(PLL)電路設計與應用(日)遠坂俊_圖解實用電子技術叢書

    圖解實用電子技術叢書 鎖相環(PLL)電路設計與應用(日)遠坂俊昭
    發表于 12-03 16:37 ?125次下載

    鎖相增益放大電路設計

    電路設計:鎖相增益放大電路設計
    發表于 12-17 15:26 ?7次下載

    硬件鎖相環電路設計步驟簡介

    硬件鎖相環電路怎么設計?硬件鎖相環電路的設計通常包括以下步驟。
    的頭像 發表于 08-08 11:16 ?566次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>