基于碰撞電離率的平行平面結及晶閘管研究

功率半導體器件設計的基礎是平行平面結，結的擊穿與體內載流子的碰撞電離密切相關，本次研究的重點結構是晶閘管，而晶閘管的阻斷與開啟都與體內載流子的運動有關。因此基于碰撞電離率的平行平面結及晶閘管的研究是很有必要的。

(1)應用簡化的Fulop碰撞電離率模型對非穿通平行平面結耐壓、峰值電場、導通電阻等與摻雜之間的關系進行計算。

(2)對更為準確的Chynoweth碰撞電離率模型進行化簡計算。

(3)應用準確的Chynoweth碰撞電離率模型，基于已有的Miller公式，對不同漂移區摻雜濃度下的S參數進行了確定，提出了參數S與漂移區摻雜濃度N的擬合公式，并驗證了其準確性。

(4)基于Chynoweth碰撞電離率模型對晶閘管的內部載流子運動及耐壓機理進行計算仿真，應用MATLAB對提取的碰撞電離率進行驗證。得到了較為準確的對晶閘管轉折原因的解釋。

非/穿通平行平面結的基本計算

圖1 在相同電壓下勢壘區厚度、雜質濃度與電場的關系

在設計器件時，耐壓設計是很重要的一環。 這關系到耐壓區摻雜，厚度等一系列問題。這些因素是通過影響耐壓區電場來發揮作用的，而電場分布的變化又會影響碰撞電離率的大小。對于平行平面結的情形，耗盡層中的電勢分布V(x)滿足泊松方程：

這里的q為基本電荷量，E為耗盡層中的電場，NB為摻雜濃度。由上式可得電場電勢表達式：

將4式與5式聯立消去W，可以得到摻雜濃度與峰值電場的關系：

在單邊突變結中，耗盡區的擴展與器件的摻雜有關，且根據電荷平衡原理，耗盡區主要向低摻雜一側擴展。同時擴展寬度W與低摻雜的濃度有關。摻雜越低W越大。電場分布越不集中。因為反向電壓與耗盡區寬度滿足V =WE P /2的關系式。從而可得：

由V=WE P /2可知，電場在耗盡區里成三角形分布，三角形代表耗盡區寬度，高代表峰值電場E c ，輕摻雜情況下耗盡區寬度很大，峰值電場變小，要達到擊穿，外加電壓要加大。也就是說在低摻雜情況下擊穿電壓變大了。

從上面的計算可以看出對于非穿通平行平面結，摻雜濃度越低，結的耐壓越高，二者存在著如式7所示的關系。電壓的增加導致峰值電場的增加。峰值電場又與電離率積分密切相關。本節的計算應用的是誤差較大的Fulop模型，但可以對結的耐壓設計提供參考。后面將對更為準確的Chynoweth碰撞電離率模型進行化簡，并為后續的計算提供依據。

碰/撞電離率積分的化簡

碰撞電離（Ionization rate）是描述在強電場情況下，半導體內部載流子由于獲得足夠能量而碰撞激發產生倍增的一種現象。

高的外加電壓，使半導體內部載流子加速運動獲得了極大的動能。載流子之間相互碰撞，動能之間相互傳遞。當載流子獲得的能量超過禁帶寬度的能量Eg時，價電子會直接從價帶躍遷至導帶。電子成為自由的電子，同時產生相應的空穴。新產生的空穴電子對在強電場下又可以加速獲得能量，繼續進行晶格間的碰撞產生新的空穴電子對。

根據能量守恒定律可知這個激發能量大約為1.5倍的E g 。載流子的碰撞電離一直持續下去，勢必會產生大量的空穴電子對，此時電流會急劇上升，也就是發生了雪崩倍增效應。

碰撞電離電子空穴對的產生率為：

器件仿真中一般使用van Overstraeten的數據。

圖2 硅中的碰撞電離系數

如圖2所示，隨著電場的增加碰撞電離率有一個快速的增長。當器件某一局部存在大的電場時此處電離率會很大，導致整體擊穿電壓的降低。

對于硅器件來說，電子的碰撞電離率是高于空穴的碰撞電離率的，因此對于器件耐壓的判定一般是基于電子碰撞電離率來計算的。

碰撞電離是決定半導體器件的重要參數，在某些情況下需要器件發生碰撞電離來達到所需的高電流（如晶閘管、IMPATT二極管等）。而大多數情況下，要對它進行控制，以提高器件的耐壓水平和防止有害的寄生效應。例如IGBT設計中，就不希望寄生晶閘管開啟。

碰撞電離與器件的耐壓水平息息相關，而表征器件發生擊穿的方法就是對碰撞電離率進行積分處理，而模型的選擇往往所得結果有所不同。相對于簡單的Fulop模型，Chynoweth模型要復雜得多，在此模型下，PN結的雪崩擊穿條件如式11所示。

下面討論關于碰撞電離率積分的化簡的問題。

指數積分函數Ei(x)定義為：

對于11中定義為函數F(x)。

當計算式13的第一個積分時，令，則

同理第二個積分也可得出，F(x)整理后便得到下面的表達式：

本節從最基本的非穿通PN結入手，分析了摻雜濃度與外加偏壓，內部電場的關系。著重研究了Chynoweth碰撞電離率模型的化簡。最終將二元積分方程簡化為對一元積分方程的形式來求解。