<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

硬件電路設計之以太網電路設計

CHANBAEK ? 來源: 一杯苦Coffee ? 作者: 一杯苦Coffee ? 2023-11-10 10:52 ? 次閱讀

1 簡介

以太網Ethernet接口是目前應用最廣泛的通訊設備接口,以太網口的電磁兼容性能關系到通訊設備的穩定運行。實現以太網通信硬件電路方法很多,一般情況是CPU+MAC+PHY+網絡變壓器+RJ45。

  • CPU:中央處理器,主要負責數據的處理。
  • MAC:媒體訪問控制層,通常由FPGA實現。
  • PHY:物理層接口,物理層收發器,是一個AD/DA轉換器。

圖片

以太網根據不同的速率,可以劃分為以下幾類:

序號種類速率
1經典以太網3~10Mbps
2交換式以太網快速以太網
千兆以太網1000Mbps
萬兆以太網10000Mbps

正是由于以太網的存在,從真正意義上實現萬物互聯。

2 RJ45連接器

RJ45的全稱是注冊的插座,其中RJ是Registered Jack的縮寫。

  • 百兆以太網

RJ45 接口定義以及各引腳功能說明如下圖所示,在以太網中只使用了 1、2、3、6 這四根線,其中 1、2 這組負責傳輸數據(TX+、TX-),而 3、6 這組負責接收數據(RX+、RX-),另外四根線是備用的。

圖片

  • 千兆以太網

RJ45 接口定義以及各引腳功能說明如下圖所示,在以太網中只使用了 1、2、3、4、5、6、7、8 這四根線,其中 1、2 這組負責傳輸數據(TX+、TX-),3、6 這組負責接收數據(RX+、RX-),4、5和7、8這兩組負責雙向數據傳輸。

圖片

網口一般有兩個LED信號指示燈,兩個LED用于指示通信狀態:

  • 綠色

綠色為連接狀態指示燈,綠色燈常亮表示連接成功,不亮表示未連接成功。

  • 黃色

黃色指示燈閃爍,表示當前有信號傳輸;黃色指示燈不閃爍,表示當前無信號傳輸。

有些RJ45內部集成了網絡變壓器,有些RJ45需要外置網絡變壓器。網絡變壓器可以分為百兆網口網絡變壓器和千兆網口網絡變壓器。

  • 百兆RJ45網絡變壓器

有兩組變壓器,內部結構如圖所示。

圖片

  • 千兆RJ45網絡變壓器

有四組變壓器,內部結構如圖所示。

圖片

3 電流型PHY和電壓型PHY

根據PHY的類型不同,中心抽頭的連接方式也不同:

  • 電流型PHY

中心抽頭連接VCC(PHY的電源電壓),詳情見下圖:

圖片

  • 電壓型PHY

中心抽頭接對地電容,詳情見下圖:

圖片

4 接口介紹

媒體訪問控制層(MAC)和媒體訪問控制層(PHY)之間常有一個接口,該接口常用MII、RMII、GMII、RGMII。

圖片

  • MII

MII支持10Mbps和100Mbps(時鐘頻率對應為25Mhz),數據位寬為4。

信號名稱描述方向
TX_CLK發送時鐘PHY → MAC
TX_ER發送數據錯誤MAC → PHY
TX_EN發送使能MAC → PHY
TXD0發送數據位0(最先傳輸)MAC → PHY
TXD1發送數據位1MAC → PHY
TXD2發送數據位2MAC → PHY
TXD3發送數據位3MAC → PHY
RX_CLK接收時鐘PHY → MAC
RX_DV接收數據有效PHY → MAC
RX_ER接收數據錯誤PHY → MAC
RXD0接收數據位0(最先傳輸)PHY → MAC
RXD1接收數據位1PHY → MAC
RXD2接收數據位2PHY → MAC
RXD3接收數據位3PHY → MAC
CRS載波監測PHY → MAC
COL沖突碰撞監測PHY → MAC
MDIO管理數據雙向
MDC管理數據時鐘MAC → PHY
  • RMII

數據位寬為2位,傳輸速率為100Mbps,對應的是時鐘頻率為125Mhz。

信號名稱描述方向
REF_CLK參考時鐘MAC→PHY或由外部時鐘源提供
TX_EN發送數據使能MAC → PHY
TXD0發送數據位0(最先傳輸)MAC → PHY
TXD1發送數據位1MAC → PHY
RX_ER接收錯誤PHY → MAC
RXD0接收數據位0(最先傳輸)PHY → MAC
RXD1接收數據1PHY → MAC
CRS_DV載波和接收數據有效PHY → MAC
MDIO管理數據雙向
MDC管理數據時鐘MAC → PHY
  • GMII

數據速率支持10Mbps、100Mbps、1000Mbps,數據位寬為8位,其中在1000Mbps時,其時鐘為120Mhz。

信號名稱描述方向
GTX_CLK1000M發送時鐘MAC → PHY
TX_CLK100/10M發送時鐘MAC → PHY
TX_ER發送數據錯誤MAC → PHY
TX_EN發送使能MAC → PHY
TX_[7:0]發送數據8bitMAC → PHY
RX_CLK接收時鐘PHY → MAC
RX_DV接收數據有效PHY → MAC
RX_ER接收數據錯誤PHY → MAC
RX_[7:0]接收數據8bitPHY → MAC
CRS載波監測PHY → MAC
COL沖突碰撞監測PHY → MAC
MDIO管理數據雙向
MDC管理數據時鐘MAC → PHY
  • RGMII

數據位寬位為4,在1000Mbps時,對應的始終頻率為125Mhz,這種方式是在上升沿和下降沿同時進行采樣。

信號名稱描述方向
TXC發送時鐘MAC→PHY
TX_CTL發送數據控制MAC → PHY
TXD[3:0]發送數據4bitMAC → PHY
RXC接收時鐘PHY → MAC
RX_CTL接收數據控制PHY → MAC
RXD[3:0]接收數據4bitPHY → MAC
MDIO管理數據雙向
MDC管理數據時鐘MAC → PHY

注意:RMII是MII的簡化版;RGMII是GMII的簡化版。

5 以太網電路實戰

此處以RTL8211E和DP83848J設計為例。

  • RTL8211E電路設計

圖片

圖片

圖片

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 收發器
    +關注

    關注

    10

    文章

    3054

    瀏覽量

    104926
  • 以太網
    +關注

    關注

    40

    文章

    5129

    瀏覽量

    166584
  • 電路設計
    +關注

    關注

    6587

    文章

    2326

    瀏覽量

    197123
  • 接口
    +關注

    關注

    33

    文章

    7829

    瀏覽量

    148908
  • RJ45
    +關注

    關注

    3

    文章

    161

    瀏覽量

    40375
收藏 人收藏

    評論

    相關推薦

    STM32Fxx7系列中的以太網電路設計注意事項

    通訊。這篇文檔將介紹以太網接口的信號定義,重點介紹時鐘電路的設計,并給出在實踐中已成功應用的設計方案,希望可以對需要進行以太網電路設計的朋友提供幫助。 二.
    發表于 11-19 18:20

    RK3188以太網電路設計

    RK3188以太網電路設計
    發表于 03-22 14:50

    STM32 以太網電路設計注意事項

    ,希望可以對需要進行以太網電路設計的朋友提供幫助。二. 以太網接口STM32 的以太網支持 10M/100M bits 的全雙工和半雙工的工作方式,其中的 MAC 通過 MII 接口或
    發表于 01-28 13:17

    關于以太網到多路E1適配電路設計及FPGA實現你想知道的都在這

    關于以太網到多路E1適配電路設計及FPGA實現你想知道的都在這
    發表于 05-06 06:17

    [每日一知識點]STM32中以太網電路設計注意事項

    功應用的設計方案,希望可以對需要進行以太網電路設計的朋友提供幫助。二. 以太網接口STM32 的以太網支持 10M/100M bits 的全雙工和半雙工的工作方式,其中的 MAC 通過
    發表于 08-10 11:28

    STM32以太網電路設計注意事項

    STM32Fxx7 系列(互聯型產品)中內置了 MAC,配合外置的 PHY 可以實現以太網通訊。這篇文檔將介紹以太網接口的信號定義,重點介紹時鐘電路的設計,并給出在實踐中已成功應用的設計方案,希望可以對需要進行
    發表于 09-06 06:18

    以太網到多路E1適配電路設計及FPGA實現

    以太網到多路E1適配電路設計及FPGA實現 摘要:介紹了一種基于現場可編程門陣列(FPGA)的以太網數據-多路E1反向復用器同步電路設計,分析了FPGA具體實現過程中的一些常
    發表于 11-13 20:59 ?22次下載

    CAN 以太網接口電路設計

    CAN 以太網接口電路設計
    發表于 05-16 16:00 ?3642次閱讀
    CAN <b class='flag-5'>以太網</b>接口<b class='flag-5'>電路設計</b>圖

    保證以太網通信質量,先從硬件設計入手!

    以太網頻繁出現通信異常、丟包等現象,是否會想到是硬件電路設計問題?成熟的以太網電路設計看似簡單,但如何保證通信質量,在通信異常時如何快速定位
    的頭像 發表于 07-19 09:09 ?1.2w次閱讀

    如何解決以太網故障?解析過程與解決方案介紹

    以太網頻繁出現通信異常、丟包等現象,是否會想到是硬件電路設計問題?成熟的以太網電路設計看似簡單,但如何保證通信質量,在通信異常時如何快速定位
    的頭像 發表于 07-20 11:03 ?1.3w次閱讀
    如何解決<b class='flag-5'>以太網</b>故障?解析過程與解決方案介紹

    以太網網絡通訊異常的解析過程和處理方案

    以太網通信異常 以太網頻繁出現通信異常、丟包等現象,是否會想到是硬件電路設計問題?成熟的以太網電路設計
    發表于 09-12 11:03 ?2233次閱讀
    <b class='flag-5'>以太網</b>網絡通訊異常的解析過程和處理方案

    以太網通訊異常的分析與處理方案及問題定位時的注意事項

    以太網頻繁出現通信異常、丟包等現象,是否會想到是硬件電路設計問題?成熟的以太網電路設計看似簡單,但如何保證通信質量,在通信異常時如何快速定位
    的頭像 發表于 10-15 09:21 ?1.6w次閱讀
    <b class='flag-5'>以太網</b>通訊異常的分析與處理方案及問題定位時的注意事項

    以太網電路設計注意事項

    電子發燒友網站提供《以太網電路設計注意事項.pdf》資料免費下載
    發表于 07-31 15:25 ?2次下載
    <b class='flag-5'>以太網</b><b class='flag-5'>電路設計</b>注意事項

    基于C8051F040的以太網-CAN轉換電路設計

    電子發燒友網站提供《基于C8051F040的以太網-CAN轉換電路設計.pdf》資料免費下載
    發表于 10-18 10:59 ?0次下載
    基于C8051F040的<b class='flag-5'>以太網</b>-CAN轉換<b class='flag-5'>電路設計</b>

    基于C8051F040的以太網-CAN轉換電路設計

    電子發燒友網站提供《基于C8051F040的以太網-CAN轉換電路設計.pdf》資料免費下載
    發表于 10-27 11:42 ?0次下載
    基于C8051F040的<b class='flag-5'>以太網</b>-CAN轉換<b class='flag-5'>電路設計</b>
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>