<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在CCS6.2中調試SRF數字鎖相環?

冬至子 ? 來源:DSPFRESHMAN ? 作者:Xiaobai ? 2023-10-29 16:44 ? 次閱讀

一、找到TI的例程(controlsuite

我使用的是HVACI_sensorless_2833x的例程,它是使用IQ格式寫的,其實controlsuite里面大多數的例程都是用這個格式來做的,因為它有兩個優勢,首先運行速度快,使用于定點芯片,另一個是可移植性強。

但是我使用的是28335的板子,它是一款浮點計算為主的板子,我忽略了它的主要優勢,一直在跟IQ格式的使用較勁,雖然28335也支持定點格式,但是真正使用起來,卻遠遠不像浮點型那么方便,IQ格式需要你去估計參與計算的變量的數值大小,保證不會溢出,使用這個格式會多花費你一般的時間;我原本只是用來產生SVPWM波形,這個理論看了好幾遍,還是不太懂得,但要復述原理也能說得差不多,從這個例程里面,直接利用build1進行調節,就可以調出來馬鞍波。參考文件可以看這個例程里面的doc文件,這樣就可以解決第一步問題;

二、加鎖相環SRF-SPLL

首先給出一張結構圖,我的想法大概是這樣的,實際操作之后證明是可行的;

圖片

由三相電壓進入,經過變換,然后把Vq值給到數字鎖相環,鎖相環產生sin/cos數值,給到ipark的輸入angle,然后經過SVGEN產生占空比,得到馬鞍波,紅色部分是用例程中程序直接調試的到的,黑色部分是我這一個月調試的過程,其中大部分時間都用來研究IQ格式了,現在還有好多不是太明白的地方,當然如果你也有遇到,可以跟我及時交流;這里面注意兩種格式變換的地方是在angle那里,由浮點變為定點,然后使用graph功能(初學的話這里也是一個會花費功夫的地方)來進行觀測;

三、注意的問題以及解決方法

我使用的SRF-SPLL是從TI論壇里面找到的參考程序

還有一個就是Graph功能的設置,下面給出一個基于本例程的正確的設置方法,如下圖所示:

圖片

當然,這只是幫助你少去走一些彎路,實際調試可能還會遇到很多問題;

還有一定,就是SPLL調用的文件,在初始化的時候,1/ISRfrequency是指的工程的采樣周期,不要真的把后面的值代入就完了。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 鎖相環
    +關注

    關注

    35

    文章

    554

    瀏覽量

    87313
  • 數字鎖相環
    +關注

    關注

    3

    文章

    30

    瀏覽量

    13370
  • SVPWM
    +關注

    關注

    14

    文章

    611

    瀏覽量

    90272
  • 三相電壓
    +關注

    關注

    0

    文章

    98

    瀏覽量

    14175
  • SPLL
    +關注

    關注

    0

    文章

    3

    瀏覽量

    9168
收藏 人收藏

    評論

    相關推薦

    數字鎖相環設計源程序

    數字鎖相環設計源程序PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率.目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,
    發表于 12-18 10:37

    數字鎖相環的設計及分析

    Phase-Locked Loop)逐步發展起來。所謂全數字鎖相環,就是環路部件全部數字化,采用數字鑒相器、數字環路濾波器、數控振蕩器構成
    發表于 03-16 10:56

    數字鎖相環設計步驟

    堆疊著鑒相、同相積分、相積分、濾波等專用名詞。這些概念距離硬件設計實現數字鎖相環較遠。Div20PLL Port(clock : in std_logic; --80M local clkflow
    發表于 01-12 15:29

    高速數字鎖相環的原理及應用

    本帖最后由 gk320830 于 2015-3-7 16:40 編輯 高速數字鎖相環的原理及應用
    發表于 08-17 10:47

    關于數字鎖相環的問題

    有沒有大神有用Verilog代碼寫的數字鎖相環程序呀,求 。謝謝
    發表于 07-05 22:54

    c2000實現的鎖相環

    a[10]=[0],用觀察窗口觀察變量時,只有a[0]=0,其他值仍然是隨機值。難道數組的初始化必須對每個元素分別賦值嗎? 2. 單相數字鎖相環的設計。目前我們在進行單相光伏并網逆變器的開發,在對電網相位的跟蹤上處理不是特別好,請問貴司有沒有
    發表于 05-14 03:22

    請問CCS6.2怎么設置代碼補全功能?

    發現按. _>都沒反應。。。CCS6.2 怎么設置代碼補全功能?
    發表于 08-29 09:43

    如何實現基于VHDL語言的全數字鎖相環?

     隨著集成電路技術的不斷進步,數字化應用逐漸普及,在數字通信、電力系統自動化等方面越來越多地運用了數字鎖相環。它的好處在于免去了模擬器件的繁瑣,而且成本低、易實現、省資源。本文綜合以上
    發表于 10-10 06:12

    CCS6.2

    我在CCS6.2創建的工程,為什么工程沒有src文件夾?
    發表于 12-29 09:48

    CCS6.2 Graph圖像功能顯示的數值相差很多的原因?

    我在使用CCS6.2 時,想要通過Graph 觀察鎖相環輸出的三角波形,但是graph里觀察的波形和expression里顯示的數值相差很多,很不一致,請問這是什么問題呢?Graph 設置如下:expression顯示結果如下:Graph 顯示波形如下:
    發表于 07-20 16:15

    電荷泵鎖相環電路鎖定檢測的基本原理,影響鎖相環數字鎖定電路的關鍵因子是什么?

    本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理,通過分析影響鎖相環數字鎖定電路的關鍵因子,推導出相位誤差的計算公式。并以CDCE72010 為例子,通過實驗驗證了不合理的電路設計或外圍電路參數是如何影響電荷泵
    發表于 04-20 06:00

    如何采用VHDL實現全數字鎖相環電路的設計?

    數字鎖相環由那幾部分組成?數字鎖相環的原理是什么?如何采用VHDL實現全數字鎖相環電路的設計?
    發表于 05-07 06:14

    LabVIEW鎖相環(PLL)

    LabVIEW鎖相環(PLL) 鎖相環是一種反饋電路,其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現同步的,在比較的過程,
    發表于 05-31 19:58

    模擬鎖相環數字鎖相環的主要區別在哪里?

    模擬鎖相環數字鎖相環的主要區別在哪里?
    發表于 04-24 10:48

    CCS6.2的詳細使用方法說明

    本文介紹了如何安裝 CCS6.2、一步一步的建立工程、以及建立工程以后編譯、調試、如何方便快捷有效率的使用 CCS6.2。一、 簡介本篇介紹 CCS6.2 的安裝與使用操作二、 搭建平
    發表于 05-27 08:00 ?11次下載
    <b class='flag-5'>CCS6.2</b>的詳細使用方法說明
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>