關于相位鎖定環(PLL)頻率合成器的設計和分析

本文章是接上期《鎖相環中的相位噪聲建模、仿真和傳播（一）》的第二部

本文要點

該文章是關于頻率合成器的設計和分析的，重點討論了相位噪聲和頻率噪聲的測量和分析方法。

文章介紹了PLL頻率合成器的一般設計過程，包括選擇電路配置、選擇元件和開環傳遞函數的建立。

接下來的步驟包括模擬器和實際電路的搭建與測試，并對模型和實際性能進行比較和調整。

本文摘要

本篇文章是關于相位鎖定環(PLL)頻率合成器的設計和分析，重點討論了相位噪聲和頻率噪聲的測量、建模和仿真方法。文章以設計一個假想的PLL頻率合成器為例，詳細介紹了設計過程和步驟。從規格選擇、電路配置到元件選擇和相噪模型的建立，文章提供了一套完整的設計流程。通過建模和仿真，可以評估設計的性能并進行優化。最后，文章還介紹了如何根據模型和實測數據進行參數調整，以實現設計的要求和性能。

如第 一 部分所述，鎖相環 (PLL) 在當今的高科技世界中無處不在。幾乎所有商業和軍用產品都在其運行中使用它們，并且相位（或 PM）噪聲是一個主要問題。頻率（或 FM）噪聲密切相關（瞬時頻率是相位的時間導數），通常被認為是在相位噪聲的范疇內（也許兩者都可能被視為“角度噪聲”）。幅度（或 AM）噪聲是另一個考慮因素。

雖然兩者都會影響 PLL 性能，但幅度噪聲通常是自限性的，不會產生任何后果。因此，PLL 輸出和 RF 組件的相位噪聲是主要問題。當然，輸出相位噪聲是最終關注的問題，并且很大程度上取決于每個組件的相位噪聲。造成組件相位噪聲的因素有很多，例如電源、EMI 和半導體異常等，了解這些因素使我們能夠實施組件相位噪聲的緩解策略，并最終實現輸出相位噪聲的緩解策略。

第 1 部分討論了相位噪聲的簡要理論和典型測量及其分析（建模、仿真和傳播），并展示了大多數計算機輔助設計 (CAD) 應用程序使用的方法。第 2 部分深入研究用于分析的假設 PLL 頻率合成器的設計。

8 至 12 GHz 輸出/50 MHz 步進 PLL 頻率合成器的設計

為了演示第 1 部分中回顧的概念和方法，我們設計了一個假設的單環 8 至 12 GHz/50 MHz 步長（通道間隔）整數合成器，具有 25 MHz 參考（50 MHz 是可實現的最小步長，因為，展望未來，我們將使用固定模數除以 2 預分頻器）。它將通過在 10 GHz 中頻輸出處實現最低相位噪聲來設計，以實現整個頻段內最低的平均輸出相位噪聲。我們遵循標準的設計程序：

1. 審查規格。

對于此示例，唯一的規范是如上所述的相位噪聲（對于此示例明確的不切實際的過度簡化）。

2. 選擇電路配置、類型、順序和環路濾波器拓撲。

離散（而不是 I2C 或混合）配置、類型 2、二階和一階有源 PI 環路濾波器（因其簡單和流行而選擇）。

3. 選擇組件。

參考：著名電子制造商的 100 MHz OCVCXO （圖 5 和 6

5. 制造商提供的 8 至 12 GHz 輸出/50 MHz 步進 PLL 頻率合成器的參考 (100 MHz OCVCXO) 數據表。

6. 參考 (100 MHz OCVCXO) 相位噪聲圖（圖 5）與通用相位噪聲模型（第 1 部分中的圖 3）適合 8 至 12 GHz 輸出/50 MHz 步進 PLL 頻率合成器的圖。

參考分頻器：著名電子制造商的可編程整數分頻器，范圍 K r(= 1/R) = 1/1 至 1/17 (R = 1 至 17) 編程為：

在所有 GHz 下 R = 4。

反饋分頻器：著名電子制造商的可編程整數/小數分頻器，用于整數模式，范圍 K m(= 1/M) = 1/32 至 1/1048575 (M = 32 至 1048575) 編程為：

8 GHz 時 M = 160

9 GHz 時 M = 180

10 GHz 時 M = 200

11 GHz 時 M = 220

12 GHz 時 M = 240

預分頻器：著名電子制造商的固定模數除以 2 預分頻器，K p(= 1/P) = 1/2 (P = 2) 給出總反饋因子 Kn(=1/N) = 1/MP (N =MP) 生產：

在所有 GHz 下 P = 2

N = MP = 320（8 GHz）

N = MP = 360（9 GHz）

N = MP = 400（10 GHz）

N = MP = 440（11 GHz）

12 GHz 時 N = MP = 480。

VCO：著名電子制造商的 8 至 12.5 GHz 低噪聲 VCO 11，具有：

8 GHz 時Kv= 900 MHz/V [5.7(109) rad/S/V]

9 GHz 時Kv= 825 MHz/V [5.2(109) rad/S/V]

10 GHz 時Kv= 725 MHz/V [4.6(109) rad/S/V]

11 GHz 時Kv= 540 MHz/V [3.4(109) rad/S/V]

12 GHz 時Kv= 375 MHz/V [2.4(109) rad/S/V]

相位檢測器：著名電子制造商的相位/頻率檢測器 (PFD)，帶有增益控制電路，可補償整個 VCO 頻段的Kv變化（保持 KψKv= 恒定），從而產生有效的：

Kφ= 0.134 V/rad（8 GHz）

9 GHz 時Kφ = 0.147 V/rad

10 GHz 時Kφ = 0.166 V/rad

11 GHz 時Kφ= 0.225 V/rad

12 GHz 時Kφ= 0.318 V/rad

環路濾波器/誤差放大器：著名電子制造商的運算放大器（具有足夠的增益、精度、噪聲、帶寬、穩定性、電源要求和輸出電壓/電流驅動能力）。

4. 開發射頻組件的相位噪聲模型。

我們使用相位噪聲分析程序（第 1 部分）的步驟 1 至 6 來開發 RF 組件相位噪聲模型并在圖 7中對其進行仿真。我們展示了參考的完整開發過程，包括適合其數據表相位噪聲圖（圖 5 和 6）的通用相位噪聲模型（圖 3，第 1 部分）以及其計算和生成的特定相位噪聲模型。

7. 10 GHz 中頻輸出處的 RF 分量和基座相位噪聲顯示了8 至 12 GHz 輸出/50 MHz 步進 PLL 頻率合成器的 VCO/基座交叉處的最佳環路帶寬 fg 。

對于其他組件，為了簡潔起見，我們僅顯示它們的計算和由此產生的特定相位噪聲模型（此外，為了簡單起見，沒有對環路濾波器/誤差放大器進行建模，因為它不是射頻組件，并且其分析比射頻組件1):

A. 參考（100 MHz）

相位噪聲模型點LdBj(fk)，從將通用相位噪聲模型擬合到數據表圖：

地板段：0 dB/dec (17 kHz - ∞ Hz)

底點：LdB 0(fa) = ?180(17 kHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-18.0(17 kHz) (伏特比2/Hz)

閃爍段：?10 dB/dec (7 kHz - 17 kHz)

中點：LdB 1(fb) = ?178(11 kHz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-17.8(11 kHz) (伏特比2/Hz)

閃爍段：?20 dB/dec (200 Hz - 7 kHz)

中點：LdB 2(fc) = ?159(1 kHz) (dBc/Hz)

L2(fc) = 10LdB2/10= 10-15.9(1 kHz) (伏特比2/Hz)

閃爍段：?30 dB/dec (10 Hz - 200 Hz)

中點：LdB 3(fd) = ?127(50 Hz) (dBc/Hz)

L3(fd) = 10LdB3/10= 10-12.7(50 Hz) (伏特比2/Hz)

來自上述相位噪聲模型點的相位噪聲模型系數 hj ：

h0= L0fa0= 10-18.0(伏特比2Hz-1)

h1= L1fb1= (10-17.8)[11(103)]1= 10-13.8(伏特比2)

h2= L2fc2= (10-15.9)(103)2= 10-9.9（伏特比2Hz）

h3= L3fd3= (10-12.7)[5(101)]3= 10-7.6（伏特比2Hz2）

相位噪聲模型 LdBxi(f)，根據上述系數：

模擬圖 7中的LdBxi(f)。

B. 參考分頻器（與頻率無關）

相位噪聲模型點LdBj(fk)，來自將通用相位噪聲模型擬合到數據表圖（未顯示）：

地板段：0 dB/dec (3 kHz - ∞ Hz)

底點：LdB 0(fa) = ?153(3 kHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-15.3(3 kHz) (伏特比2/Hz)

閃爍段：?10 dB/dec (100 Hz - 3 kHz)

中點：LdB 1(fb) = ?150(600 Hz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-15.0(600 Hz) (伏特比2/Hz)

來自上述相位噪聲模型點的相位噪聲模型系數 hj ：

h0= L0fa0= 10-15.3（伏特比2Hz-1）

h1= L1fb1= (10-15.0)[6(102)]1= 10-12.2(伏特比2)

相位噪聲模型 LdBri(f)，根據上述系數：

仿真圖 7中的LdBri(f)。

C. 反饋分頻器（與頻率無關）

相位噪聲模型點LdBj(fk)，來自將通用相位噪聲模型擬合到數據表圖（未顯示）：

地板段：0 dB/dec (10 kHz - ∞ Hz)

底點：LdB 0(fa) = ?155(10 kHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-15.5(10 kHz) (伏特比2/Hz)

閃爍段：-10 dB/dec (100 Hz - 10 kHz)

中點：LdB 1(fb) = ?143(1 kHz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-14.3(1 kHz) (伏特比2/Hz)

來自上述相位噪聲模型點的相位噪聲模型系數 hj ：

h0= L0fa0= 10-15.5（伏特比2Hz-1）

h1= L1fb1= (10-14.3)(103)1= 10-11.3(伏特比2)

相位噪聲模型 LdBfi(f)，根據上述系數：

模擬圖 7 中的LdBfi (f)。

D. 預分頻器（與頻率無關）

相位噪聲模型點LdBj(fk)，來自將通用相位噪聲模型擬合到數據表圖（未顯示）：

地板段：0 dB/dec (10 kHz - ∞ Hz)

底點：LdB 0(fa) = ?152(10 KHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-15.2(10 kHz) (伏特比2/Hz)

閃爍段：?10 dB/dec (100 Hz - 10 kHz)

中點：LdB 1(fb) = ?142(1 kHz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-14.2(1 kHz) (伏特比2/Hz)

來自上述相位噪聲模型點的相位噪聲模型系數 hj ：

h0= L0fa0= 10-15.2（伏特比2Hz-1）

h1= L1fb1= (10-14.2)(103)1= 10-11.2(伏特比2)

相位噪聲模型 LdBpi(f)，根據上述系數

模擬圖 7中的LdBpi(f)。

E. VCO（10 GHz 時從數據表中給出的 11.3 GHz 縮放）

相位噪聲模型點LdBj(fk)，來自將通用相位噪聲模型擬合到 11.3 GHz 數據表圖（未顯示）：

地板段：0 dB/dec (100 MHz - ∞ Hz)

底點：LdB 0(fa) = ?150(100 MHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-15.0(100 MHz) (伏特比2/Hz)

閃爍段：-10 dB/dec (10 MHz - 100 MHz)

中點：LdB 1(fb) = ?143(30 MHz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-14.3(30 MHz) (伏特比2/Hz)

閃爍段：?20 dB/dec (40 kHz - 10 MHz)

中點：LdB 2(fc) = ?111(600 kHz) (dBc/Hz)

L2(fc) = 10LdB2/10= 10-11.1(600 kHz) (伏特比2/Hz)

閃爍段：?30 dB/dec (1 kHz - 40 KHz)

中點：LdB 3(fd) = ?59(6 kHz) (dBc/Hz)

L3(fd) = 10LdB3/10= 10-5.9(6 kHz) (伏特比2/Hz)

閃爍段：?40 dB/dec (100 Hz - 1 kHz)

中點：LdB 4(fe) = ?18(300 Hz) (dBc/Hz)

L4(fe) = 10LdB4/10= 10-1.8(300 kHz) (伏特比2/Hz)

相位噪聲模型系數 hj，來自上述 11.3 GHz 處的相位噪聲模型點：

h0= L0fa0= 10-15.0(伏特比2Hz-1)

h1= L1fb1= (10-14.3)[3(107)]1= 10-6.8(伏特比2)

h2= L2fc2= (10-11.1)[6(105)]2= 100.5（伏特比2Hz）

h3= L3fd3= (10-5.9)[6(103)]3= 105.4（伏特比2Hz2）

h4= L4fe4= (10-1.8)[3(102)]4= 108.1（伏特比2Hz3）

相位噪聲模型 LdBvi(f)，來自上述系數 [數據表中給出的 11.3 GHz 時的 L11.3(f) 縮放至 10 GHz 時的 Lvi(f)]：

模擬圖 7中的LdBvi(f)。

F. 鑒相器（25 MHz）

相位噪聲模型點LdBj(fk)，來自將通用相位噪聲模型擬合到數據表圖（未顯示）：

地板段：0 dB/dec (1 kHz - ∞ Hz)

底點：LdB 0(fa) = ?159(1 kHz) (dBc/Hz)

L0(fa) = 10LdB0/10= 10-15.9(1 kHz) (伏特比2/Hz)

閃爍段：?10 dB/dec (100 Hz - 1 kHz)

中點：LdB 1(fb) = ?154(300 Hz) (dBc/Hz)

L1(fb) = 10LdB1/10= 10-15.4(300 kHz) (伏特比2/Hz)

來自上述相位噪聲模型點的相位噪聲模型系數 hj ：

h0= L0fa0= 10-15.9（伏特比2Hz-1）

h1= L1fb1= (10-15.4)[3(102)]1= 10-12.9(伏特比2)

相位噪聲模型 LdBdi(f)，根據上述系數：

模擬圖 7中的LdBdi(f)。

G. 環路濾波器/誤差放大器（頻率不適用）

如前所述，未建模，因為它不是具有固有相位噪聲的射頻組件。對其有效相位噪聲進行建模以及計算影響輸出相位噪聲的傳播動態，比射頻組件更為復雜。1

5.通過在 10 GHz 中帶輸出處實現最低相位噪聲，根據整個頻段的最低平均輸出相位噪聲的唯一規范來確定環路帶寬fg 。

環路最佳帶寬 fg由 10 GHz 中帶輸出處的 VCO 和基座（參見下面的定義）相位噪聲曲線的交點確定。

10 GHz 時的 VCO 相位噪聲模型，LdBvi(f)，曲線如前述第 4 節 E 部分所示。

10 GHz 處的基準相位噪聲模型、LdBpl(f) 和曲線，其中基準定義為所有 RF 組件（VCO 除外）相位噪聲模型 Lsi(f) 乘以輸出的總和傳遞函數（稍后討論）直流增益平方，N2：

仿真圖 7中的LdBpl(f)。

然后通過數學或圖形方式確定環路帶寬，結果為 fg= 121.6 kHz。

6. 確定標準參數fn和z。

我們根據經驗法則 fn= fg / 1.55 確定 fn，其中 ze = 0.707（參考文獻 2），并根據其他規格確定 ze（未給出其他規格，因此保留 ze = 0.707 作為默認值）。這些被發現是：

fn =78.5kHz

ρ = 0.707

7. 將開環傳遞函數Tol的二階形式（粗體）等同于電路常數形式（粗體），從而根據電路常數R1、R2和C給出標準參數fn和ze1.

（轉換為ωn= 2πfn）

這給出了所需的關系（粗體）：

8. 確定電路常數 R1、R2和C1（粗體）作為標準參數fn和δ對于 10 GHz 中頻輸出 (N= 400) 并計算任何其他感興趣的量；將理論值修改為最接近的 EIA 5% 標準值。

（轉換回fn=ωn/2π）。

注意，R1、R2和C1不是唯一確定的，因此必須絕對選擇其中之一，通常是C1。對于這種情況，選擇C1，然后計算R1和R2（均適用于諧振頻率fn= 78.5 kHz 和阻尼系數z= 0.707），其中選擇C1是為了保持R1和R2相對較低。因此，電阻噪聲相對于誤差放大器（運算放大器）噪聲來說是微不足道的，并且在實際限制內：12,13

C1= 0.015 μF（已經是標準值的 5%）

R1= 522.9Ω（5%標準值為510Ω）

R2= 191.1Ω（5%標準值為200Ω）

使用這些標準值，通過將通用PLL 框圖和相位噪聲傳播模型（圖 4，第 1 部分）應用于我們的具體案例，形成特定 PLL 框圖和相位噪聲傳播模型，完成設計并配置系統示例 PLL 的 10 GHz 中頻輸出（圖 8）。14

8. 8 至 12 GHz 輸出/50 MHz 步進 PLL 頻率合成器的 10 GHz 中頻輸出下的特定 PLL 框圖和相位噪聲傳播模型。

9. 對 PLL 開環/閉環動態和輸出相位噪聲進行建模，并使用適當的建模/仿真工具來仿真性能。

根據需要調整模型理論（標準值）電路常數和開環增益，以使仿真和計算的環路動態之間最接近，以及由于計算和仿真性能之間的差異而導致的輸出相位噪聲。

10. 構建并測試 EDM 單元。

使用調整后的電路常數構建并測試 EDM 單元。由于模擬和 EDM 性能之間存在差異，請根據需要進一步調整 EDM 電路常數，以獲得適當的性能。

11. 根據模型和 EDM 單元之間的協議需要調整模型開環增益。

因此，使用步驟 8 中確定的理論（標準值）電路常數完成了設計。然后將根據步驟 9、10 和 11 細化這些值，但由于我們不是為我們的示例構建 EDM，理論值完成了設計。

審核編輯：湯梓紅