<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用半大馬士革工藝流程研究后段器件集成的工藝

半導體芯科技SiSC ? 來源:泛林集團 ? 作者:泛林集團 ? 2023-10-24 17:24 ? 次閱讀

來源:泛林集團

作者:半導體工藝與整合 (SPI) 資深工程師 Assawer Soussou 博士

SEMulator3D?虛擬制造平臺可以展示下一代半大馬士革工藝流程,并使用新掩膜版研究后段器件集成的工藝假設和挑戰

wKgaomU3jSyARmh5AAMyeefL7UI666.jpg

l介紹

隨著技術推進到1.5nm及更先進節點,后段器件集成將會遇到新的難題,比如需要降低金屬間距和支持新的工藝流程。為了強化電阻電容性能、減小邊緣定位誤差,并實現具有挑戰性的制造工藝,需要進行工藝調整。為應對這些挑戰,我們嘗試在1.5nm節點后段自對準圖形化中使用半大馬士革方法。我們在imec生產了一組新的后段器件集成掩膜版,以對單大馬士革和雙大馬士革進行電性評估。新掩膜版的金屬間距分別為14nm、16nm、18nm、20nm和22nm,前兩類是1.5nm節點后段的最小目標金屬間距,后三類用于工藝窗口評估。

SEMulator3D?虛擬制造平臺可以展示下一代半大馬士革工藝流程,并使用新掩膜版研究后段器件集成的工藝假設和挑戰。此外,我們還使用新掩膜版模擬和測試了用于提升電阻電容性能和改進制造的額外工藝。

l在自對準圖形化中使用半大馬士革方法

使用間隙填充和間隔層去除方案,我們提出在自對準圖形化中使用半大馬士革方法。

間隔層去除方案需要選擇性刻蝕工藝。區域選擇性沉積 (ASD) 是填充LE2間隙的最佳沉積選擇。圖1 (a) 展示間隙填充工藝的剖面圖,以及間隔層和LE1核心的位置。通過使用SEMulator3D軟件,我們可以更好地研究間隙填充方案和間隔層去除方案會面臨的挑戰。

wKgZomU3jS2ATVccAALyZEmkdzc362.jpg

圖1:1.5nm節點圖形化工藝的間隙填充和間隔層去除方案

l半大馬士革工藝流程

我們還使用SEMulator3D虛擬制造對半大馬士革工藝流程進行了模擬。圖2展示模擬出的工藝流程。使用SALELE(自對準光刻-刻蝕-光刻-刻蝕)方法對金屬2進行了圖形化,并使用極紫外光刻將其連接到金屬3。之后,使用模擬的工藝流程對金屬2圖形化和金屬2與金屬3的連接進行敏感性分析。

wKgaomU3jS2AZC6HAAbjuEmANNw738.jpg

圖2:使用新掩膜版進行后段器件集成的半大馬士革工藝流程

l工藝助推器

圖3展示新掩膜版的工藝助推器。我們也使用SEMulator3D來模擬和分析這些掩膜版助推器的可行性和性能。

wKgZomU3jS6ACWKtAAPSXXnUATo421.jpg

圖3:掩膜版的1.5nm節點工藝助推器

l混合高度

通過定制金屬線的高度,可以完全優化電阻電容性能(如圖4),而金屬線高度的靈活性可以通過刻蝕金屬線實現。高金屬線電阻低、電容高,因此可能適用于電源線和長信號線;短金屬線電阻高、電容低,因此最有可能適用于信號線。我們使用SEMulator3D對這一概念進行了初步分析。

wKgaomU3jS-AASgdAAXKc0V311E659.jpg

圖4:為優化電阻電容產品性能進行的混合高度定制

l類似自對準的通孔對準(SAB)

自對準圖形化技術最早被用于14nm節點的互連技術。為了生成有效器件,需要切斷由這一技術產生的平行金屬線。這種切斷掩膜的邊緣定位誤差很有挑戰性,因此在10nm和7nm節點開發了自對準區塊技術,將套刻允許誤差擴大到?間距。邊緣定位誤差在1.5nm技術節點會更具挑戰性,我們預計這一自對準技術需要擴展至通孔層。此時,我們再次使用SEMulator3D研究1.5nm節點通孔自對準的不同選擇(如圖5)。

wKgZomU3jS-AONLWAAKav3BQyfk667.jpg

圖5:使用半大馬士革自對準通孔以改善通孔套刻精度

l空氣間隙

為進行大馬士革工藝引入了空氣間隙,但還需要額外的刻蝕步驟來去除薄層間介質。在直接金屬刻蝕中,工藝結束時會沉積薄層間介質。沉積工藝可以在間距緊密處夾止二氧化硅,從而形成空氣間隙。在模擬中,我們探索了空氣間隙形成的基本模型,并計劃了額外的模擬項目。在初始工藝流程中,我們模擬了簡單的空氣間隙填充、氧化物間隙填充和化學機械拋光 (CMP)。我們使用SEMulator3D模擬了這一工藝流程(如圖6)。

wKgaomU3jTCANLJ_AAMgKuAzPxY617.jpg

圖6:空氣間隙工藝形成模擬

l高深寬比金屬線

在傳統的大馬士革工藝中,深寬比通常限于2左右。超過這個深寬比,就很難在不形成空隙的情況下沉積金屬線了。直接金屬刻蝕中,金屬高度受限于刻蝕工藝,深寬比可以達到甚至超過5。因為電阻隨著尺寸的減小而增加,這對于先進節點來說是很重要的工藝助推器。增加金屬高度是持續電阻微縮的重要方法。直接金屬刻蝕工藝的關鍵挑戰是減少刻蝕過程中的硬掩膜消耗。我們使用SEMulator3D對這一挑戰進行了建模。

l混合金屬化

為了減少總電阻,可以為金屬線和通孔使用不同的金屬。imec正在研究中對這一方面進行探索。

l結論

我們使用SEMulator3D定義和模擬1.5nm及更先進節點的后段工藝流程?;谶@些模擬結果,我們建立了新掩膜版的設計規則。使用模擬推薦的工藝流程,我們成功試產了掩膜版。SEMulator3D模擬出性能助推器的原始概念后,我們也在硅片上對完全自對準通孔、高深寬比金屬線和空氣間隙等工藝助推器進行了演示。這些模擬結果有助于imec先進節點領域的研究,并作用于硅芯片這個終端產品上。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    447

    文章

    47933

    瀏覽量

    410105
  • 半導體
    +關注

    關注

    328

    文章

    24658

    瀏覽量

    203630
  • 泛林集團
    +關注

    關注

    0

    文章

    55

    瀏覽量

    11747
收藏 人收藏

    評論

    相關推薦

    PCB工藝流程詳解

    PCB工藝流程詳解PCB工藝流程詳解
    發表于 05-22 14:46

    多種電路板工藝流程

    不同的工藝流程做詳細的介紹?! ?、單面板工藝流程下料磨邊→鉆孔→外層圖形→(全板鍍金)→蝕刻→檢驗→絲印阻焊→(熱風整平)→絲印字符→外形加工→測試→檢驗?! ?、雙面板噴錫板工藝流程下料磨邊→鉆孔→沉銅
    發表于 12-19 09:52

    SMT貼裝基本工藝流程

    , 以及在回流焊接機之后加上PCA下板機(PCA Un-loader ),另外,成品PCA可能需要進行清洗和進行老 化測試,下面的流程圖(圖1)描述了典型的貼裝生產基本工藝流程?! ∩厦婧唵谓榻B了SMT貼
    發表于 08-31 14:55

    倒裝晶片的組裝工藝流程

      1.一般的混合組裝工藝流程  在半導體后端組裝工廠中,現在有兩種模塊組裝方法。在兩次回流焊工藝中,先在單獨的SMT生產線上組裝SMT 元件,該生產線由絲網印刷機、芯片貼裝機和第一個回流焊爐組成
    發表于 11-23 16:00

    晶體管管芯的工藝流程?

    晶體管管芯的工藝流程?光刻的工藝流程?pcb制版工藝流程?薄膜制備工藝流程?求大佬解答
    發表于 05-26 21:16

    關于黑孔化工藝流程工藝說明,看完你就懂了

    關于黑孔化工藝流程工藝說明,看完你就懂了
    發表于 04-23 06:42

    樣板貼片的工藝流程是什么

    樣板貼片的工藝流程是什么
    發表于 04-26 06:43

    硫酸渣制磚工藝流程

    硫酸渣制磚工藝流程 含鐵量較低,
    發表于 03-30 20:10 ?1191次閱讀
    硫酸渣制磚<b class='flag-5'>工藝流程</b>

    利用鉻渣制鈣鐵粉工藝流程

    利用鉻渣制鈣鐵粉工藝流程 圖 利用鉻渣制鈣鐵粉工藝流程鉻渣制成的鈣鐵粉
    發表于 03-30 20:13 ?708次閱讀
    利用鉻渣制鈣鐵粉<b class='flag-5'>工藝流程</b>

    pcb工藝流程

    工藝流程
    發表于 02-24 11:02 ?0次下載

    如何采用銅互連單大馬士革工藝制作超厚金屬銅集成電感的概述

    成功開發超厚介質膜的淀積和刻蝕工藝、超厚金屬銅的電鍍和化學機械研磨等工藝,采用與 CMOS 完全兼容的銅互連單大馬士革工藝制作了超厚金屬銅集成
    的頭像 發表于 05-19 10:39 ?1.9w次閱讀

    涂覆工藝流程及操作注意事項

    涂覆工藝流程無論是手工浸、刷、噴、還是選擇性涂覆工藝,其工藝流程都是相同的。工藝流程如下:
    的頭像 發表于 01-06 11:18 ?1.9w次閱讀

    無壓燒結銀工藝和有壓燒結銀工藝流程區別

    無壓燒結銀工藝和有壓燒結銀工藝流程區別如何降低納米燒結銀的燒結溫度、減少燒結裂紋、降低燒結空洞率、提高燒結體的致密性和熱導率成為目前研究的重要內容。燒結銀的燒結工藝流程就顯得尤為重要
    的頭像 發表于 04-08 10:11 ?884次閱讀
    無壓燒結銀<b class='flag-5'>工藝</b>和有壓燒結銀<b class='flag-5'>工藝流程</b>區別

    什么是銅互連?為什么銅互連非要用雙大馬士革工藝?

    在芯片制程中,很多金屬都能用等離子的方法進行刻蝕,例如金屬Al,W等。但是唯獨沒有聽說過干法刻銅工藝,聽的最多的銅互連工藝要數雙大馬士革工藝,為什么?
    的頭像 發表于 11-14 18:25 ?3948次閱讀
    什么是銅互連?為什么銅互連非要用雙<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>?

    半大馬士革集成中引入空氣間隙結構面臨的挑戰

    幫助imec確定使用半大馬士革集成和空氣間隙結構進行3nm后段集成工藝假設 ? ? 作者:泛林集團Semiverse? Solution部
    發表于 12-25 14:40 ?110次閱讀
    <b class='flag-5'>半大馬士革</b><b class='flag-5'>集成</b>中引入空氣間隙結構面臨的挑戰
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>