<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

闡述DDR3讀寫分離的方法

CHANBAEK ? 來源:啟芯硬件 ? 作者:啟芯 ? 2023-10-18 16:03 ? 次閱讀

DDR3是2007年推出的,預計2022年DDR3的市場份額將降至8%或以下。但原理都是一樣的,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫分離的方法。

最開始的DDR,芯片采用的是TSOP封裝,管腳露在芯片兩側的,測試起來相當方便;但是,DDRII和III就不一樣了,它采用的是BGA封裝,所有焊點是藏在芯片的底部的,測試起來非常不便,一般需要提前預留測試點。

在DDR讀寫burst分析之前,首先得把read burst和write burst分離出來,讀寫雙向的數據全部都擱在DQS和DQ上。那么,DDR的手冊中,留下了哪些線索供我們進行讀寫的分離呢?

要實現DDR的快速的便捷的分離,在讀寫分離之前,我們必須得知道DDR讀寫信號之間的特征差異。首先,看看SPEC里面的定義:

圖片

圖片

方法一:preamble的差異

在每次的burst之前,DQS會從高阻態切換到一段負脈沖,然后才開始正常的讀寫。這段負脈沖,我們叫做preamble(preamble實際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號)。一般說來,讀數據DQS的preamble寬度要大于寫數據。對于DDR3,情況就更簡單了。因為在DDR3中,讀數據的preamble是負脈沖,寫數據的preamble是正脈沖。

圖片

圖片

圖片

圖片

方法二:幅度上的差異

一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的幅度要大于寫數據。

方法三:對齊方式

寫數據是DQS和DQ centre-align(中間對齊), 讀數據DQS和DQ是edge align(邊沿對齊),memory controller在接收到內存的讀數據時,在controller內部把DQS和DQ的相位錯開90度,實現中間對齊來采樣(這個過程示波器就看不到咯);

方法四:斜率的差異:

讀數據的斜率大于寫數據。一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,所以,斜率也小一些;而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的斜率要大于寫數據。也可以從下圖得到區分。

Read

圖片

Write

圖片

總結:

在計算機內存系統中,DDR3(Double Data Rate 3)是一種內存類型,具有讀寫分離(Read-Write Separation)的特性。這種特性可以在一定程度上提高內存的性能和效率。

DDR3的讀寫分離是DDR內存的一項基本功能,它是通過DQ和DQS信號來區分讀操作和寫操作的。

讀寫分離原理:

讀寫分離是指DDR3內存模塊在執行讀取和寫入操作時使用不同的內部電路和通道。這使得內存可以同時進行讀取和寫入操作,而不需要等待一個操作完成后再執行另一個操作。這樣可以顯著提高內存的數據傳輸速度和效率,從而加快整個系統的響應速度。

在DDR3內存中,DQ信號用于傳輸數據,而DQS信號用于傳輸數據讀取和寫入的時鐘信號。在讀操作時,DQS信號會與DQ信號的邊沿對齊,而在寫操作時,DQS信號會在DQ信號的中央對齊。這種不同的對齊方式使得DDR3內存可以區分讀操作和寫操作。

內部通道分離:

DDR3內存模塊內部通常分為讀取通道和寫入通道。這兩個通道可以并行工作,分別處理讀取和寫入操作。通過這種分離,讀取和寫入操作可以同時進行,減少了等待時間。

命令隊列:

DDR3內存模塊通常具有命令隊列(Command Queue)的功能。命令隊列可以在內存控制器和內存模塊之間緩存一系列的讀取和寫入命令。這有助于提高內存的效率,因為內存控制器可以將命令連續發送到內存模塊,而無需等待每個命令的完成。

并行性提高性能:

讀寫分離以及命令隊列的特性使DDR3內存模塊能夠在一定程度上實現并行性,從而提高了內存的性能。它可以在處理大量數據時更加高效,同時也有助于降低內存延遲。

利用DDR3內存中讀數據和寫數據之間信號特征的差異:在每次的burst開始時,DQS會從高阻態切換到一段負脈沖,然后才開始正常的讀寫。這段負脈沖叫做preamble(preamble實際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號)。一般說來,讀數據DQS的preamble寬度要大于寫數據。對于DDR3,情況就更簡單了。因為在DDR3中,讀數據的preamble是負脈沖,寫數據的preamble是正脈沖。

幅度上的差異:一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的幅度要大于寫數據。

請注意,對于DDR3內存的讀寫分離具體實現可能會因不同的硬件設備和系統環境而有所不同。如果您需要更詳細或最新信息,建議咨詢相關的硬件工程師或參考最新的技術文檔。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    447

    文章

    48292

    瀏覽量

    411529
  • DDR3
    +關注

    關注

    2

    文章

    272

    瀏覽量

    41896
  • 封裝
    +關注

    關注

    124

    文章

    7377

    瀏覽量

    141329
  • DDR
    DDR
    +關注

    關注

    11

    文章

    687

    瀏覽量

    64470
  • BGA
    BGA
    +關注

    關注

    4

    文章

    509

    瀏覽量

    46137
收藏 人收藏

    評論

    相關推薦

    【紫光同創國產FPGA教程】【第十章】DDR3讀寫測試實驗

    本實驗為后續使用DDR3內存的實驗做鋪墊,通過循環讀寫DDR3內存,了解其工作原理和DDR3控制器的寫法,由于DDR3控制復雜,控制器的編寫
    的頭像 發表于 02-05 13:27 ?8547次閱讀
    【紫光同創國產FPGA教程】【第十章】<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試實驗

    DDR3布線參考

    DDR3DDR
    電子學習
    發布于 :2022年12月07日 22:57:54

    DDR3布線參考

    DDR3DDR
    電子學習
    發布于 :2022年12月07日 22:58:53

    ddr3一般上電多久后可對其進行讀寫操作?

    先用spartan6對ddr3進行讀寫操作,想知道ddr3一般上電多久后可對其進行讀寫操作?求大神解答,感謝!
    發表于 06-14 16:13

    cyclone V控制DDR3讀寫,quartusII配置DDR3 ip核后,如何調用實現DDR3讀寫呢,謝謝

    DDR3的IP核配置完畢后,產生了好多文件,請問如何調用這些文件實現DDR3讀寫呢?看了一些文章,說是要等到local_init_done為高電平后,才能進行讀寫操作。請問
    發表于 01-14 18:15

    基于Xilinx MIS IP的DDR3讀寫User Interface解析

    基于Xilinx MIS IP的DDR3讀寫User Interface解析特權同學,版權所有,轉載請注明出處參考文檔:ug586_7Series_MIS.pdf1. Command時序首先,關于
    發表于 10-13 15:18

    基于FPGA的DDR3六通道讀寫防沖突設計

    作者:張鳳麒,張延彬,王忠勇;2018年電子技術應用第7期摘要: 為了解決期貨行情數據加速處理中多個通道同時訪問DDR3時出現的數據讀寫沖突問題,實現了一種基于FPGA的DDR3六通道讀寫
    發表于 08-02 09:32

    基于FPGA的DDR3 SDRAM控制器的設計與優化

    進行了DDR3 SDRAM控制器的編寫,分析并提出了提高帶寬利用率的方法。最終將其進行類FIFO接口的封裝,屏蔽掉了DDR3 IP核復雜的用戶接口,為DDR3數據流緩存的實現提供便利。
    發表于 08-02 09:34

    基于FPGA的DDR3多端口讀寫存儲管理的設計與實現

    ,只需通過用戶接口信號就能完成DDR3讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請求分成多個子請求,實現視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當前輸出幀輸出的是最新寫滿的幀。結果表明
    發表于 08-02 11:23

    DDR3芯片讀寫控制及調試總結

    DDR3芯片讀寫控制及調試總結,1. 器件選型及原理圖設計(1) 由于是直接購買現成的開發板作為項目前期開發調試使用,故DDR3芯片已板載,其型號為MT41J256M16HA-125,美光公司生產的4Gb容量
    發表于 07-22 08:33

    怎樣對DDR3芯片進行讀寫控制呢

    怎樣對DDR3芯片進行讀寫控制呢?如何對DDR3芯片進行調試?
    發表于 08-12 06:26

    ddr3讀寫分離方法有哪些?

    DDR3是目前DDR的主流產品,DDR3讀寫分離作為DDR最基本也是最常用的部分,本文主要
    的頭像 發表于 11-06 13:44 ?8535次閱讀
    <b class='flag-5'>ddr3</b>的<b class='flag-5'>讀寫</b><b class='flag-5'>分離</b><b class='flag-5'>方法</b>有哪些?

    基于FPGA的DDR3多端口讀寫存儲管理的設計與實現

    讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請求分成多個子請求,實現視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當前輸出幀輸出的是最新寫滿的幀。
    發表于 11-18 18:51 ?6608次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口<b class='flag-5'>讀寫</b>存儲管理的設計與實現

    基于AXI總線的DDR3讀寫測試

    本文開源一個FPGA項目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式:《DDR3
    的頭像 發表于 09-01 16:20 ?2677次閱讀
    基于AXI總線的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試

    基于FPGA的DDR3讀寫測試

    本文介紹一個FPGA開源項目:DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現讀寫操作。
    的頭像 發表于 09-01 16:23 ?1002次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>