<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳細分析信號反射產生的機理和現象

冬至子 ? 來源:芯心集 ? 作者:Joker ? 2023-09-25 15:10 ? 次閱讀

高速數字信號的反射是影響現代數字電路設計的重要因素之一 嚴重的反射將破壞信號完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。 該文詳細分析了信號反射產生機理和現象,并給出了反射解決的方案 。

1 信號反射現象

1.1 反射基本概念

反射就是在傳輸線上的回波。如果一傳輸線電尺寸滿足長線時,且沒有被合理的端接(終端匹配),那么來自于驅動端的信號脈沖在接收端被反射,從而引發不預期效應,使信號輪廓失真。反射是傳輸線的基本效應,即當信號沿著傳輸線前行時 , 碰到阻抗不連續時會發生反射:

1)當信號在傳輸時碰到比目前阻抗高時,會發生正向反射,使信號邊沿的幅度增加,信號邊沿出現過沖 。從定義上來說,過沖就是指接收信號的第一個峰值或谷值超過設定電壓----對于上升沿是指第一個峰值超過最高電壓;對于下降沿是指第一個谷值超過最低電壓。

2)當信號在傳輸時碰到比目前阻抗低時,會發生負向反射,使信號邊沿的幅度減小,信號邊沿出現臺階,即欠沖 。嚴重時將可能產生假時鐘信號,導致系統的誤讀寫操作。

如果在一個時鐘周期中,反復的出現過沖和欠沖,我們就稱之為振蕩,也叫 振鈴 。振蕩是路中因為反射而產生的多余能量無法被及時吸收的結果。下圖所示的波形就是一個明顯在過沖,欠沖 , 振蕩的例子 。

圖片

PCB設計中,反射通常由連線阻抗的不匹配造成,如不同布線層阻抗不一樣 、 T 型接、過孔、線寬的變化、器件的輸入輸出阻抗,封裝寄生參數等等。 下圖所示的理想傳輸線模型來分析與信號反射有關的重要參數。

圖片

理想傳輸線 內阻為R0的數字信號驅動源Vs 驅動,傳輸線的特性阻抗為 Z0,負載阻抗 RL。理想的情況是當R0= Z0= RL 時,傳輸線的阻抗是連續的,不會發生任何反射,但能量半消耗在源內阻 R0上, 另一半消耗在負載電阻 R1上(傳輸線無直流損耗,即無耗傳輸線)。

如果負載阻抗大于傳輸線的特性阻抗 Z0欠阻尼 。

如果負載阻抗小于傳輸線的特性阻抗,即 Z0>RL,負載試圖消耗比當前源端提供的能量更多的能量,稱為 過阻尼 。欠阻尼和過阻尼都會產反向傳播的波形,某些情況下在傳輸線上會形成駐波 。

當 Z0=RL 時,負載完全吸收到達的能量,沒有任何信號反射回源端,稱為臨界阻尼 。從系統設計的角度來看,由于臨界阻尼情況很難滿足,所以最可靠的方式輕微的過阻尼,因為這種情況沒有能量反射回源端 。

負載端阻抗與傳輸線阻抗不匹配會在負載端(B點)反射一部分信號回源端( A 點),反射電壓信號的幅值由負載反射系數定,見下式:

圖片

如果傳輸線由兩段不同特性阻抗的傳輸線組成,則連接點處也會產生信號的反射。傳輸線上出現的分叉點就是這樣一個阻抗不連續點(斷點)。

** 反射信號產生的主要原因:過長的走線;未被匹配終結的傳輸線,過量電容或電感以及阻抗失配。**

當信號在線終端處的阻抗不連續點被反射時,信號的一部分將反射回源頭。當反射信號達源頭時,若源頭端阻抗不等于傳輸線阻抗就將產生二次反射 。因此若傳輸線的兩端都存在阻抗不連續,信號將在驅動線路和接收線路之間來回反射 。信號的反射波因傳輸線的損耗將最后達到直流穩態 。

2 產生反射現象的因素

產生反射現象的因素有信號上升沿時間、傳輸線的端接、短分支節線、容性分支節線、拐角和通孔、載重線、電感性間斷線等。

2.1 上升時間對反射的影響

當上升時間變得大于傳輸線延遲(TD)的兩倍時,傳輸線為短線,上升時間對波的形狀會存在影響 。因為信號到達負載端時,產生了反射,反射信號回到源端,但此時源端的信號正處于上升階段,這樣的反射會在信號緩慢的上升過程中被吸收掉,從而不會影響信號電平的幅值。

但如果當上升時間小于TD的兩倍時,上升時間開始對波的形狀就會產生重要影響 。下兩圖分別顯示了欠載和過載傳輸線上不同上升沿時間的影響 。

圖片

圖片

2.2 串聯傳輸線的反射影響

電路板上走線的寬度必須被壓縮,因為它可能經過通孔或在板密集區域的周圍布線 。如果走線的線寬有一小段發生變化,特性阻抗就會改變 ,通常是增加 。

有三個特征會決定短的傳輸線片斷的影響:不連續性的時延(TD),不連續性的特性阻抗(Z0),信號的上升時間 (RT) 。當時延與上升時間相比很長時,反射系數將飽和。發射系數最大值與不連續性的反射有關 :

圖片

阻抗的不連續會導致信號的振蕩,因此設計互連線時必須具有均勻的特性阻抗。為了保證反射噪聲小于信號擺幅的5%,要求特性阻抗的變化要小于10%,這就是為什么電路板上對阻抗的控制在±10%。

2.3 短分支傳輸線的反射影響

分析短線的影響是比較復雜的,因為要考慮很多反射的問題。當信號離開驅動端,首先會遇到分支點 。這里我們會看到兩段傳輸線并聯產生一個低的阻抗,則一個負反射將會返回到源端 。兩個重要的因素可決定分支對信號完整性的影響 , 即信號的上升時間和分支的長度。

根據經驗規則,分支的長度保持小于上升時間延展的20%,則分支的影響就不重要 。反之對信號就會產生影響。經驗規則用式子來表示:

圖片

其中 Lstubmax 為可接受的分支長度的最大值,單位為 inch; RT 為信號的上升時間,單位為s;例如,對于1ns 的的上升時間,應保持分支長度小于 1inch。很明顯 , 當上升時間變短時,將分支長度減小,使其不影響到信號的完整性,就變得越來越困。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電感器
    +關注

    關注

    20

    文章

    2218

    瀏覽量

    69633
  • 振蕩器
    +關注

    關注

    28

    文章

    3548

    瀏覽量

    137700
  • PCB設計
    +關注

    關注

    394

    文章

    4577

    瀏覽量

    83444
  • 信號完整性
    +關注

    關注

    66

    文章

    1348

    瀏覽量

    94943
  • 單端信號驅動

    關注

    0

    文章

    2

    瀏覽量

    1129
收藏 人收藏

    評論

    相關推薦

    DVI接口詳細分析

    DVI接口詳細分析DVI 接口規格和定義 DVI 有DVI 1.0 和DVI 2.0 兩種標準,其中 DVI 1.0 僅用了其中的一組信號傳輸信道(data0-data2 ),傳輸圖像的最高像素時鐘
    發表于 08-11 09:51

    工程師應該掌握的20個模擬電路(詳細分析及參考答案).pdf

    工程師應該掌握的20個模擬電路(詳細分析及參考答案).pdf
    發表于 04-07 13:28

    三極管特性曲線詳細分析

    三極管特性曲線詳細分析,特性曲線看不懂,
    發表于 06-29 16:34

    uboot代碼詳細分析

    [url=]uboot代碼詳細分析[/url]
    發表于 01-29 13:51

    詳細分析一下USB協議

    本文跟大家一起詳細分析一下USB協議。
    發表于 05-24 06:16

    詳細分析stm32f10x.h

    每日開講---學習STM32不得不看的剖析(詳細分析stm32f10x.h)摘要: 學習STM32不得不看的剖析(詳細分析stm32f10x.h)。/**這里是STM32比較重要的頭文件*******************************************
    發表于 08-05 07:44

    詳細分析了VTIM和VMIN的功能

    上一篇文章中,我們詳細分析了VTIM和VMIN的功能,《嵌入式Linux 串口編程系列2--termios的VMIN和VTIME深入理解》 也明白了這兩個參數設計的初衷和使用方法,接下來我們 就詳細
    發表于 11-05 07:09

    請問一下怎樣對stm32的啟動代碼進行詳細分析

    請問一下怎樣對stm32的啟動代碼進行詳細分析呢?
    發表于 11-26 07:10

    電子工程師需要掌握的20個模擬電路的詳細分析

    電子工程師需要掌握的20個模擬電路的詳細分析
    發表于 09-28 06:22

    電子工程師必須掌握的20個模擬電路詳細分析

    內含參考答案以及詳細分析
    發表于 10-07 07:15

    高速電路信號完整性分析與設計(四)

    高速數字信號反射是影響現代數字電路設計的重要因素之一,嚴重的反射將破壞信號的完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。本章
    發表于 05-25 16:40 ?155次下載
    高速電路<b class='flag-5'>信號</b>完整性<b class='flag-5'>分析</b>與設計(四)

    高速電路信號完整性分析與設計|—高速信號反射分析

    高速數字信號反射是影響現代數字電路設計的重要因素之一,嚴重的反射將破壞信號的完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。本章
    發表于 05-25 16:41 ?4022次閱讀

    uboot1-1-6代碼詳細分析

    uboot 1-1-6版本的 代碼詳細分析
    發表于 11-02 11:02 ?25次下載

    Buck變換器原理詳細分析

    Buck變換器原理詳細分析
    發表于 09-15 17:26 ?30次下載
    Buck變換器原理<b class='flag-5'>詳細分析</b>

    正激有源鉗位的詳細分析

    正激有源鉗位的詳細分析介紹。
    發表于 06-16 16:57 ?56次下載
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>