如何計算芯片內部自研IP模塊的FIT的數值

Q1

圖中這個分層是哪里導致的？

A1

die attach，銀漿分層，最好有個reference對比判斷，看起來die attach的波幅太大了，找根因還是需要FA看看細節。

Q2

在芯片設計階段，如何計算芯片內部自研IP模塊的FIT的數值呢？

A2

在設計功能安全芯片的過程中計算硬件架構度量（SPFM，LFM，PMHF）中一般是根據IEC TR62380或是SN 29500等標準計算芯片總的failure rate，然后將failure rate分配到各功能模塊，在配合各功能安全模塊的診斷覆蓋率計算芯片SPFM，LFM，PMHF。以確定芯片這幾項指標是否達到對應ASIL等級要求，如果這幾項指標不達標，說明芯片安全機制診斷覆蓋率不夠，芯片的架構設計需要繼續優化。IEC TR62380是根據統計匯總出來的Mission profiles，建立一個由關于溫度π（t），溫差ΔT，芯片材料膨脹系數π（α）等因子組成的推測產品failure rate 的統計模型。

Q3

芯片裂紋、崩邊的規定出自哪份jedec標準？

A3

JEDEC Standard No.22-B118A。

Q4

TJ-max（recommended) 和TJ-max（absolute）的區別是什么？

A4

TJ的解釋。

Q5

怎么確定這兩個溫度呢，比如常規CMOS工藝，一般我們做可靠性都是Tj>125℃的。很多datasheet上只有一個TJ max是125℃，沒有特別說是recommended還是absolute？

A5

absolute問fab和你們的DE；recommend要看你們怎么給客戶規定了，也許產品能力有150℃，但data sheet只推薦125℃。

Q6

封裝可靠性的TCT700，FT回測發現出現了兩種失效，一種是內部數字電路邏輯失效了，另一種是電源的漏電變大了很多，這種怎么分析呀？

A6

看看是否有濕氣進去造成漏電變大，做下SAT看看是否有分層造成邏輯失效，TCT評估封裝的，主要和封裝相關；可以烤一烤試試，或者清潔一下管腳，可能是接觸電阻變大了。

Q7

為什么CUP芯片打線建議要用銀合金，鍍鈀銅不建議用，是芯片pad架構跟常規芯片不一樣嗎？有沒有知道詳細些的？

A7

CUP芯片不允許有裂紋，合金線和金線軟一點，作業性好一點；銅線力大，版圖不合理的話焊球下方容易出現裂紋；芯片打線實際上是，共金工藝，使用了高溫+超聲波，達到融焊的效果，這樣的話芯片受壓力小，不容易破裂。所以對線材有要求，銅打線一般是壓焊工藝，壓力大，對于以前一些老工藝低成本的芯片可以用，但是芯片表面的PAD處理方式和金打線是不同的。不同的打線方式用不同的線材，這些芯片設計初期就要和晶圓廠溝通好，把后期封裝打線方式都要考慮進去。

Q8

什么樣的芯片出貨使用卷帶包裝，什么樣的該采用Tray盤出貨，有沒有什么規定的？

A8

QFP類的一般都是TRAY盤，SOP類的料管和卷帶都有，DFN/QFN這類無外放引腳的看體積，卷帶居多，5X5以上可以用TRAY盤，主要是太重，轉塔式的測編吸不住。

Q9

現在一般的SMT，卷帶上料和Tray盤上料是否都能支持的？Tray盤交貨是否影響SMT的上料？

A9

對于SMT來說，卷帶是效率最高的，能用卷帶肯定優先用，實在沒有才考慮其他方式。料管和TRAY盤設備方面都能支持，但要看工廠是否會配齊硬件。

Q10

消費類芯片工規的可靠性測試標準，HAST是必做項嗎？

A10

HTOL、HAST目前都是必做項。

Q11

盛裝芯片的tray盤，其表面阻抗范圍是否有標準？

A11

10的9次方以下。

Q12

wafer超期需要做哪些驗證？

A12

做MSL3看看有沒有分層，也可以做快速ORT IR*3+UHAST48+TC100。

Q13

通常wafer在氮氣柜中保存多久后，會認為是超期呢？

A13

general是3年的shelf life，自家產品可以和foundry再確認下。

Q14

關于ESD的驗證，HBM、CDM、MM要怎么樣去分解安排實驗呢？

A14

JEDEC規范經過更新，已經明文說明MM模式已經能被CDM、HBM等覆蓋，不需額外測MM。MM主要是在生產過程中的機械靜電對芯片的直接放電傷害，中間沒有電阻限流，所以通過電壓值低于CDM、HBM。但是車規和其它特殊可靠性需求，部分客戶還是有測MM的需求。

Q15

JEDEC中HBM和Latch up的判定條件僅僅是I/V的變化率嗎？對功能測試有要求嗎？

A15

Q16

對于已經塑封好的DFN產品，有什么方法可以使某一個Pin腳和中間的基島相連接么？

A16

找季豐局部開蓋，焊線連上，然后黑膠封上。

Q17

Thermal熱點和OBIRCH熱點分別適用哪種情況？缺陷漏電大于2mA是不是兩種方式都能用？

A17

有compound用thermal，沒有compound兩種都可以。OBIRCH原理：激光束在IC表面掃描，激光束的部分能量被IC吸收轉化為熱量，造成被掃瞄區域溫度變化，若IC金屬互聯機中存在缺陷或者空洞，這些區域附近的熱量傳導不同于其它的完整區域，則該區引起的溫度變化會不同，從而造成金屬電阻值改變。Thermal原理：利用InSb材質的探測器，接收失效點通電后產生的熱輻射分布，藉此定位失效點位置。適應范圍：漏電，高阻抗，短路OBIRCH，Thermal都可以定位，其中帶封裝的樣品/電容漏電短路/PCB板失效的使用Thermal定位，小電壓漏電，小漏電優先使用OBIRCH定位。

Q18

封裝銅線打線產品，線經約粗50um左右，大部分是裸銅線居多還是鈀銅或者金鈀銅線多？若是裸銅，原因是什么呢，沒有Pd的話IMC不是會生長過快么？

A18

純銅線只有價格優勢的吧，鍍金和鈀主要還是為防止FAB氧化和一致性，提高焊接強度和CPK。鍍鈀應該是可以減緩IMC生長的，這點可以參考鍍鈀金線，因為金和鋁更容易共金；不過使用純銅線除了IMC還會有各種其他可靠性行問題，潮濕酸性環境也扛不住。銅鋁imc只有在150度以上高溫才會快速生長，這是我們1000小時HTOL后的IMC生產情況，只有薄薄一層，用的是金鈀銅，參考如下：

Q19

先進制程中，這個操作電壓下降，為何熱載流子的光波長變得較長？這個怎么理解呢？

A19

這個應該這么理解，電壓下降熱載流子能量降低，光子能量（eV）*波長（nm）=1240；這個是光頻率里面的，跟射頻頻率不同。

審核編輯：彭菁