<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速AD9172 AD9689 2通道 14bit 2GS/s FMC子卡

jf_60352890 ? 來源:jf_60352890 ? 作者:jf_60352890 ? 2023-09-09 19:28 ? 次閱讀

概要

QT7331是一款高分辨率、高采樣率的ADC+DAC FMC子板。它同時支持2路14位3.0/2.6/2.0GS/s的A/D通道輸入和2路16位12.6GS/s的D/A通道輸出,全功率模擬-3dB輸入帶寬可達9GHz。QT7331A為3GSPS采樣率,QT7331B為2.6GSPS采樣率,QT7331C為2GSPS采樣率。本板卡支持觸發輸入或者輸出;內參考、外參考、外時鐘三種時鐘方式,可通過SPI總線實現時鐘源選擇。通過參考時鐘可實現多個板卡的同步。

wKgZomT8VqSAW1cfAADiekWGIyI297.png

QT7331板卡的電氣機械設計依據FMC標準(ANSI/VITA 57.1),通過一個高密度連接器(HPC)連接至FPGA載板。前面板I/O裝配6個SSMC同軸連接器。QT7331設計了風冷和導冷版本,可適應于多種FPGA載板,如 Xilinx和Altera等通用載板,以進行高性能的算法計算。

整體架構流程

wKgZomT8VqqAImHiAAC1Ch67ucU953.png


更多信息請加weixin-pt890111獲取

技術指標

? 6個SSMC的連接器,其中2個分別為模擬信號輸入1(AD0)和模擬信號輸入2(AD1);2個分別為模擬信號輸出1(DA0)和模擬信號輸出2(DA1);一個為外部時鐘輸入(CLK);一個為觸發輸入或者輸出(TRG)
? 采樣頻率:2通道16bits 12.6GS/s DA和
QT7331A:2通道 14bit 3GS/s AD;
QT7331B:2通道 14bit 2.6GS/s AD;
QT7331C:2通道 14bit 2GS/s AD;
? 輸入帶寬:全功率模擬輸入帶寬(-3 dB):9GHz
? ADC輸出和DAC輸入均為JESD204B標準數字接口
? 適應范圍:完全符合Vita57.1規范,包括結構件,子卡尺寸,面板連接器,正反面器件的限高等,大大提供了子卡的通用性和適配性
? 多種散熱方式:風冷或導冷
? 模擬輸入和輸出均為AC耦合
? 板載溫度監控電路
? 時鐘選擇靈活:內部時鐘、外部時鐘選擇可由載板控制
? HPC高引腳數連接器
? 工作溫度:商業級0℃~ +70℃ ,工業級 -40℃~ +85℃

其他支持

提供Verilog bit文件
JESD204B Core,可包括BSP

性能與指標

模擬輸入:
(1)輸入耦合方式:交流耦合;
(2)ADC芯片數量:1片;
(3)全功率帶寬 (-3 dB):9.0GHz;
(4)滿量程輸入電壓:
QT7331A、1.13Vpp ~2.04Vpp,典型值1.7Vpp ;
QT7331B/C、1.1Vpp ~2.0Vpp,典型值1.7Vpp ;
(5)輸入阻抗:50 Ohm;
(6)連接器: SSMC;

模擬輸出:
(1)輸出耦合方式:交流耦合;
(2)DAC芯片數量:1片;
(3)全功率輸出帶寬:6GHz ;
(4)滿量程輸出電流:16~26mA可調;
(5)輸出阻抗:50 Ohm;
(6)連接器: SSMC ;

時鐘:
(1) 支持內參考或外部參考:
10MHz,功率-5~10dBm
(2) 支持外部采樣時鐘最高:
3 GHz; 功率-5~10dBm
(3) 輸入阻抗:50 Ohm;
(4) 耦合方式:交流耦合;
(5) 連接器: SSMC ;

觸發:
(1)觸發輸入:3.3V CMOS/TTL;
(2)觸發輸出:3.3V CMOS/TTL;
(3)最大頻率:200MHz;
(4)連接器: SSMC ;

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 連接器
    +關注

    關注

    96

    文章

    13018

    瀏覽量

    133599
  • FMC
    FMC
    +關注

    關注

    0

    文章

    79

    瀏覽量

    19570
收藏 人收藏

    評論

    相關推薦

    IT6113: 高速MIPI DSI 4通道轉8通道轉接芯片資料

    1、產品概述: 芯片將 SOC輸出的4通道高速 Mipi DSI 視頻轉換為8通道半速 DSI 顯示器,用于平板電腦、智能手機、筆記本電腦、 VR、智能手表等應用,分割器模式也可用。 2
    發表于 03-25 21:06

    ADP5054的1通道2通道輸出不對是何原因?

    電路參考了手冊,輸入電壓12V,1通道設置輸出為1.2V,2通道設置輸出為3.3V,3通道設置輸出為1.8V,4通道設置輸出為3.3V,結果
    發表于 01-05 12:25

    AD9249每次輸出14bit是按順序產生的14bit PN9序列從高到低排列的嗎?

    of the PN9 sequencein MSBaligned form。 我的理解是每次輸出14bit,這14bit就是按順序產生的14位PN9序列從高到低排列,第一個14bit
    發表于 12-18 07:25

    AD9689在DDC解析時的多硫磷同步化與什么有關?

    AD9689, 在 DDC 解析時的多硫磷同步化 與什么有關?
    發表于 12-07 07:52

    AD9689芯片DDC抽取濾波器進行多芯片同步時使用什么信號進行復位同步?

    AD9689芯片 DDC抽取濾波器進行多芯片同步時使用什么信號進行復位同步?是sysref信號還是什么?datasheet沒有提供說明。
    發表于 12-07 06:43

    請問AD9689中的可編程FIR濾波器起什么作用?

    請問一下AD9689官方文檔中提到的可編程FIR濾波器有什么作用,為什么要在adc內核輸出數字信號后加一個FIR然后再進入下級的DDC?文章中只給出了不同的模式以及如何設置,并沒有給出詳細介紹
    發表于 12-06 08:22

    ad9689配置完成后FPGA內部的SYNC無法拉高怎么解決?

    如題,ad9689的型號是2.6G,按照文檔81頁的配置方式將AD9689配置完成,讀取0x056f檢測AD的PLL鎖定, 工作的采樣率為2.2G,給AD的輸入時鐘是2.2G,給FPGA
    發表于 12-06 06:52

    ad9172的最低工作頻率是多少?

    ad9172的手冊中提到Minimum DAC UPDATE RATE 是2.91GSPS,我想知道這個參數是不是說ad9172的DAC的頻率不能低于2.91GSPS,否則工作不正常。
    發表于 12-05 08:24

    請問如何正確配置AD9689來實現時間戳模式?

    SendCmdToAD9689(ADCSCel, 0x058F, 0x8D); //N=14 CS*2 SendCmdToAD9689(ADCSCel, 0x0559, 0x50);
    發表于 12-05 07:30

    AD9172在單通道模式下,默認輸出通道為DAC0,能否切換成DAC1輸出?

    大家好: AD9172在單通道模式下,默認輸出通道為DAC0,能否切換成DAC1輸出?如果可以,該如何修改呢?
    發表于 12-05 07:23

    AD9172參考板上7044給出的時鐘電平是什么呢?

    如題,參考板上沒有細說HMC7044給9172的時鐘電平是哪個?我看兩個手冊,7044只有LVDS_HIGH才能完全滿足9172的時鐘輸入電平范圍。 但是參考板給出的時鐘是2G,這就不能用LVDS了
    發表于 12-04 07:07

    AD8137的SFDR性能是12位,可以驅動14bit的AD9257嗎?

    AD8137的SFDR性能是12位(500KHz),可以驅動14bit的AD9257嗎?我要輸入的信號是500mv,用的AD芯片是AD9257,采樣頻率是40MHz,使用哪個運算放大器比較好?以前設計的信噪比很低,所以想改進,提高信噪比。
    發表于 11-24 07:29

    通道1.25G/14bit采集+雙通道12.6G/16bit回放

    通道接收+雙通道發射FMC模塊滿足VITA57.1單寬、導冷規范。模塊ADC支持國產GM4680/B9680或進口AD6674-500、AD6674-750、AD6674-1000
    的頭像 發表于 08-14 21:50 ?505次閱讀
    雙<b class='flag-5'>通道</b>1.25G/<b class='flag-5'>14bit</b>采集+雙<b class='flag-5'>通道</b>12.6G/16<b class='flag-5'>bit</b>回放

    通道3G/14bit采集+雙通道12.6G/16bit回放

    UD FMC-704 雙通道接收+雙通道發射FMC模塊滿足VITA57.1單寬、導冷規范。模塊ADC支持進口AD9689-2000、AD
    的頭像 發表于 08-14 21:47 ?752次閱讀
    雙<b class='flag-5'>通道</b>3G/<b class='flag-5'>14bit</b>采集+雙<b class='flag-5'>通道</b>12.6G/16<b class='flag-5'>bit</b>回放

    FMC子卡設計原理圖:FMC150-兩路250Msps AD、兩路600Msps DA FMC子卡

    · ADC采用TI的ADS62P49,2通道250M,14bit,共1片; · DAC采用ADI的AD9122,2通道,16bit,可達1.2G,共1片; · 時鐘采
    的頭像 發表于 07-28 14:33 ?493次閱讀
    <b class='flag-5'>FMC</b>子卡設計原理圖:<b class='flag-5'>FMC</b>150-兩路250Msps AD、兩路600Msps DA <b class='flag-5'>FMC</b>子卡
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>