首先簡單的說一下菊花鏈以及菊花鏈的應用,在目前國內的BMS開發中,我們應用最廣泛的目前還還是分布式,只是越來越集中而已,真正完全集中式的BMS其實比較少。
BMS一般分為主板和從板(有些將電流采樣、絕緣檢測等功能單獨拿出來做一個電流模塊或者絕緣檢測模塊),在菊花鏈出來之前,主從板上都有MCU,從板采集單體電池電壓和溫度,通過CAN總線傳給主板。
而在目前成本日益嚴峻的今天,怎么實現降本就是各個主機廠以及芯片廠所重點關注的內容,所以菊花鏈出現了。 在電子領域,菊花鏈是一種配線方案 ,例如設備A和設備B用電纜相連,設備B再用電纜和設備C相連,設備C用電纜和設備D相連,在這種連接方法中不會形成網狀的拓撲結構,只有相鄰的設備之間才能直接通信。當設備與設備之間按照固定的通訊模式通訊的時候,每個從板就可以不用配備一個CAN收發器和與之配套的MCU了, 能夠實現降本50%以上 。
這個圖就是菊花鏈在BMS上的一個典型應用,MCU通過專用的轉換解碼芯片,將SPI信號轉換成差分通訊信號,然后通過變壓器或者電容,將差分信號在相互隔離的采樣芯片之間進行傳遞。
那繼續說一下今天的主題,菊花鏈通訊信號的波形以及怎么樣判斷波形的質量?
一 菊花鏈通訊信號邏輯判斷
菊花鏈通訊作為一種更低成本、簡單的ECU交互方式被廣泛應用在BMS系統通訊方案中。為了描述方便,下文將菊花鏈通訊稱為Daisy Chain。與CAN類似,DaisyChain使用雙線差分的電氣結構,分別為COMMP、COMML;與CAN信號不同,Daisy Chain信號為AC信號,COMMP與COMML的電平變化范圍為[-5.5V 5.5V]。為了提高抗擾度,Daisy Chain采用編碼方式進行信號邏輯判斷,具體如下:
表1 Daisy Chain邏輯判定表
圖1 Daisy Chain邏輯定義
其中CVDD、CVSS為Daisy Chain信號發生器的電源,一般為5V的LDO,Daisy Chain總線靜息時,COMMP與COMML均為2.5V。與CAN和485的信號邏輯判斷不一樣,Daisy Chain接收器接收到信號: 一對峰峰值為±5V COMMP-COMML的正負脈沖組合才做一次邏輯判斷 。
二 菊花鏈通訊數據幀的定義
Daisy Chain的數據幀結構類似232等串行通訊,有專門的起始位和截止位。**目前Daisy Chain的數據幀定義未有一個統一標準,不同芯片廠商有不同的定義,ADI數據幀結構為16bit,NXP為40bit,TI為13bit。**下文以TI為例,一幀數據由11個 DaisyChain的bit和2個Daisy Chain的half bit組成(1個Daisy Chain bit為兩個峰峰值為±5V脈沖),Preamble(0.5bit)+SYNC(2bit)+DATA(8bit)+ERRO(1bit)+Postamble(0.5bit)。Daisy Chain的數據具體組成如下:
圖2 Daisy Chain數據幀結構
其中Preamble為半個DaisyChain bit,1個5V正脈沖,用于觸發Daisy Chain接收器的電平采樣;SYNC為2個Daisy Chain bit,一般為00,用于Daisy Chain 接收器預采樣:調節接收時鐘和提前識別信號噪聲,提高對后面8bit的數據幀抗干擾能力;DATA為數據幀的主要內容,由8bit組成;Byte ERRO為DaisyChain總線結構中的下位設備檢測到接收錯誤時,提示上位設備重發數據的標志位,當上位機收到Byte ERRO的數據時,會重發上一幀數據,并Byte ERRO也會置1,提示下位機此幀為重發數據;Postamble為半個Daisy Chain bit,1個-5V脈沖,用于提示DaisyChain接收器數據發送結束。
目前主流的菊花通訊設備采樣2M的通訊頻率,250ns一個脈沖,一個DaisyChain bit為500ns。
三 菊花鏈通訊信號波形質量評判標準
在BMS系統中,由于不同Daisy Chain設備之間需要進行高壓隔離,必須使用變壓器,電容等方式進行電氣隔離,這造成了通訊信號在設備間傳輸過程產生了畸變;不同于CAN,232等傳統信號波形,Daisy Chain信號包含大量振鈴、過沖分量,因此不能將典型的信號上升時間以及電平穩定程度等作為評判Daisy Chain信號質量的標準。
Daisy Chain信號僅需其電平大于Daisy Chain接收器的電平判斷閾值并可持續250ns(針對2M通訊速率)即可被準確識別。
因此大于Daisy Chain接收器的電平判斷閾值的持續時間是判斷Daisy Chain信號質量的指標之一,另外由于Daisy Chain采用編碼方式進行邏輯判斷(2個脈沖判斷一次),所以在總線靜息時的高低過沖也是衡量Daisy Chain信號質量的一個指標,正常情況下要求無低過沖(小于0的過沖),允許高過沖(大于0的過沖)。由于不同廠商的Daisy Chain接收器電平判斷閾值不同,因此在標準上也會有點不同,但信號脈寬是一致的。下文以TI BQ79616為例(Vmin1>1.2V, Vmin0<-1.2V):
圖3 Daisy Chain信號質量兩大指標
如上圖所示,Vmin和tpw_DC分別為Daisy Chain接收器的邏輯判斷閾值和脈寬持續時間。因此可總結的判斷標準如下表:
表2 Daisy Chain信號質量判斷標準
下面附上一組實際測試中較為理想的Daisy Chain通訊波形:
這組波形中大于Vmin的脈寬為250ns,過沖僅有高過沖。
-
轉換器
+關注
關注
27文章
8275瀏覽量
142985 -
CAN收發器
+關注
關注
2文章
153瀏覽量
25387 -
MCU控制器
+關注
關注
0文章
27瀏覽量
6829 -
菊花鏈拓撲
+關注
關注
0文章
7瀏覽量
1907 -
BMS芯片
+關注
關注
0文章
12瀏覽量
1999
發布評論請先 登錄
相關推薦
DAC菊花鏈的意義
如何提升示波器波形質量 三種波形算法的應用
![如何提升示波器<b class='flag-5'>波形質量</b> 三種<b class='flag-5'>波形</b>算法的應用](https://file1.elecfans.com//web2/M00/A7/2C/wKgZomUMQs-AKJQIAAAfkxbmm7M937.jpg)
什么是干凈的電壓波形呢?干凈的電壓波形與不干凈的電壓波形有什么區別呢?
功率信號源可輸出波形有哪些
![功率<b class='flag-5'>信號</b>源可輸出<b class='flag-5'>波形</b>有哪些](https://file1.elecfans.com//web2/M00/B1/71/wKgaomVkX8GANw2HAACUcmr_Oy0742.png)
評論