兆松科技CTO伍華林：RISC-V在異構計算中的機遇和挑戰

聚勢謀遠，鏈創未來！由中國移動科協主辦、中移物聯網芯昇科技有限公司承辦的“2022年科技周暨擁抱RISC-V分論壇”于6月22日隆重召開。兆松科技（武漢）有限公司CTO 伍華林受邀出席，并圍繞“RISC-V在異構計算中的機遇和挑戰”作主題演講。兆松科技（武漢）有限公司CTO 伍華林異構計算主要是指使用不同類型指令集和體系架構的計算單元組成系統的計算方式。伍華林指出，相對于ARM，RISC-V 最大的優點就是可定制化，在設計異構計算芯片的時候，針對特定的應用場景，如何確定加速核規格，指令集擴展，存儲器的架構等不能簡單的憑借經驗來確定，而是需要有科學快速的建模方法來定量的分析異構SoC各組件的利用率和瓶頸，以及可能需要添加的加速指令集。并且，為了適配各種類型的加速核，傳統的人工為每種加速核手動優化算子庫也是導致AI芯片研發成本高企，落地難的主要原因之一。在硬件設計之初，如何快速建模確定異構芯片的規格，以及如何加速軟件工程師并行的開發和驗證復雜的軟件棧，成為業界急需解決的難題。

伍華林介紹，兆松科技（武漢）有限公司是于2019年底成立的初創公司，公司創始人之一王東華博士是前晶心科技軟件部門VP，兆松專注于RISC-V工具鏈、協同設計/驗證仿真工具，中間件，操作系統，硬件編譯器相關底層軟件的研發。目前推出了針對異構SoC軟件棧的全套RISC-V工具鏈解決方案，以及非常完整的ZCC的編譯器。值得一提的是，由兆松科技ZCC編譯器所編譯出來的CoreMark，在芯來科技N300開發板上跑分3.78，比LLVM編譯器高出64%，表現優異，已達到全球頂尖水平；ZCC編譯器針對客戶提供的主流AI算子進行的向量化產生的代碼性能，和手寫intrinsic版本算子平均只有5%的性能差距。伍華林最后表示，也希望借此機會，能與更多的伙伴進行交流，共同推動RISC-V產業鏈發展。