易靈思Trion FPGA PS配置模式--update

準備工作

PS模式首先要把Bitstream Generation中的

（1）JTAG模式選擇為Passive

（2）根據PS的位寬選擇相應的Programming Mode.

（3）生成相應的下載文件。注意修改Bitstream生成模式時(shí)，不需要進(jìn)行工程的全編譯，只需運行最后一步數據流生成即可。

PS配置啟動(dòng)過(guò)程

這里以X1模式為例，PS的配置過(guò)程如下：

（1）在啟動(dòng)配置之前要先把CRESET_N拉低tCRESET_N,然后拉高；

（2）在CRESET_N拉高之后，要等待tDMIN,才可以發(fā)送同步碼，這期間可以翻轉CCK；下面就是兩步碼。

（3）發(fā)送同步碼，數據與時(shí)鐘為上升沿觸發(fā)；要求外部處理器連續發(fā)送數據直到數據完成；

（4）數據發(fā)送完成后，繼續發(fā)送CCK時(shí)鐘100周期,或者一邊發(fā)送一邊檢測CDONE，直到CDONE為高。實(shí)際上也確實(shí)有客戶(hù)因為沒(méi)有拉時(shí)鐘而啟動(dòng)不了的情況。

控制信號處理

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N,CSI幾個(gè)信號控制。FPGA進(jìn)入用戶(hù)模式前不要對這幾個(gè)信號進(jìn)行翻轉。

目前易靈思的Programmer工具只支持PS x1模式，所以如果實(shí)在找不配置失敗的原因，可以通過(guò)邏輯分析儀來(lái)分析數據差異。x2和更高位寬需要通過(guò)外部微處理器，如MCU來(lái)操作。

這里需要注意的是在配置過(guò)程中，控制信號不要進(jìn)行翻轉，目前看到的現象是在多次配置過(guò)程中，在連續兩次配置過(guò)程中，由于CSI翻轉造成第二次配置失敗。

應用案例

目前T20F169測試PS x4模式。時(shí)鐘為30MHz，tCRESET_N拉低790ns,tDMIN為2us,數據配置完成后又繼續發(fā)送時(shí)鐘100個(gè)以上?？梢詥?dòng)。用時(shí)104ms

另外要提下數據順序問(wèn)題，實(shí)際在發(fā)送過(guò)程是依次發(fā)送的。且第個(gè)字節從高位先發(fā)送。

整體配置過(guò)程波形如下，SS_N有時(shí)會(huì )有很多毛刺，時(shí)鐘之間也會(huì )有一些持續拉高的時(shí)間，但都不影響 。

審核編輯：湯梓紅