GMII to RGMII IP核的一些參數

大家好！今天給大家介紹一下GMII to RGMII IP 核的一些參數的含義。其他IP核參數請看文檔pg160。

調出IP核后，首先看到的是這樣一個界面：

這個界面上主要有以下參數：

組件名稱-組件名稱用作為核心生成的輸出文件的基本名稱。名稱必須以字母開頭，并且可以由以下字符組成：a到z、0到9以及下劃線（_）。

外部時鐘-選擇此選項可從外部獲取GMll時鐘。選擇時，確保GMII時鐘頻率適合線路速率：10Mb/s為2.5MHz，100Mb/s為25MHz，1000Mb/s為125MHz。

默認情況下，GMll時鐘是在內部生成的。GMll到RGMII IP有一個內置的inclock生成器，用于分別為10Mb/s、100Mb/s和1000Mb/s的操作速度提供2.5MHz、25MHz和125MHz的頻率時鐘。

在設計中實例化IDELAYCTRL-選擇此選項可以實例化核心中的IDELAYCTRL基元。在設計中使用輸入/輸出延遲基元時，應實例化IDELAYCTRL基元。此核心使用它們，默認情況下選擇此選項。

如果您的設計為RGMII I/O映射到的I/O bank實例化了IDELAYCTRL基元，那么您不應該選擇此選項。

IDELAYCTRL基元被實例化為共享邏輯的一部分，并且是核心配置中包含共享邏輯的核心的一部分。如果在示例設計配置中的包含共享邏輯中只存在一個核心實例，則需要在設計中實例化IDELAYCTRL基元。

PHY地址-PHY地址是用于識別MDIO事務中的核心的5位地址。有效范圍為0到31。此處的PHY地址必須與分配給板載PHY的地址不同。

在RGMII TXC上提供2 ns偏斜-選擇此選項可選擇RGMII TXC上相對于RGMII TXD添加2 ns偏斜的位置。如果在FPGA中添加偏斜，則可以通過ODELAY（僅存在于設備HPIO中）或通過MMCM添加。

重要提示：只有當RGMll TXC引腳映射到設備上的高性能I/o組時，才能使用ODELAY的選項。

在核心中包括共享邏輯-選擇此選項可將共享時鐘資源作為核心本身的一部分包括在內。當設計中只使用一個核心實例，或者此核心實例是要使用的多個核心中的第一個時，請使用此選項生成。

在示例設計中包括共享邏輯-當核心中不需要共享鎖定資源時，選擇此選項。只有在設計中使用了核心的多個實例，并且第一個核心實例已經生成時，才使用此選項。這將保留時鐘資源。

經驗分享：

這個IP核在實際應用中使用到的頻率還是比較高的。雖然它的參數很少，引腳接口大家都比較熟悉，但是在實際應用時卻經常出問題。而且有時候明明兩個工程師連線、配置一模一樣，會出現一個能正常工作，一個不能正常工作的情況。最容易出問題的地方是PHY地址，還要注意要添加對引腳的時序約束。

溫馨提示：PG160的中英文文檔我已經免費提供給大家，有需要的去這個鏈接自行保存下載。PG | xilinx中英文文檔（最新最全）

左右滑動查看：