<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DVB-S2標準協議:流自適應與FEC編碼簡析

FPGA算法工程師 ? 來源:FPGA算法工程師 ? 2023-05-22 09:36 ? 次閱讀

5.2流自適應

流自適應(見圖1和圖4)提供填充以完成定長(Kbch bit)的BBFRAME和加擾。Kbch取決于FEC碼率,如表5所示。當可用于傳輸的用戶數據不足以完全填充BBFRAME時,或者當必須在BBFRAME中分配整數個UP時,可以應用填充。

輸入流應該是一個BBHEADER后面跟著一個DATA FIELD。輸出流應該是一個BBFRAME。

fd73c5a6-f812-11ed-90ce-dac502259ad0.png

圖4:流適配器輸出處的BBFRAME格式

5.2.1 填充

(Kbch-DFL-80)個零bit應附加在DATA字段之后。產生的BBFRAME應具有Kbch位的恒定長度。對于廣播服務應用,DFL = Kbch -80,因此不應用填充。

5.2.2基帶加擾

完整的BBFRAME將被隨機化。隨機化順序應與BBFRAME同步,從MSB開始,以Kbch bit后結束。

加擾序列由圖5的反饋移位寄存器產生。偽隨機二進制序列(PRBS)發生器的多項式應為:

將序列(100101010000000)裝入PRBS寄存器,如圖5所示,應在每個BBFRAME開始時啟動。

fd99cc24-f812-11ed-90ce-dac502259ad0.png

圖5:PRBS編碼器的可能實現

5.3FEC編碼

該子系統應執行外碼(BCH)、內碼(LDPC)和比特交織。由輸入流BBFRAME和輸出流FECFRAME組成。

每個BBFRAME (比特)由FEC編碼子系統處理,生成一個FECFRAME (比特)。系統BCH外碼的奇偶校驗位(BCHFEC)應附加在BBFRAME字段之后,內部LDPC編碼器的奇偶校驗位(LDPCFEC)應附加在BCHFEC字段之后,如圖6所示。

fdb6ebc4-f812-11ed-90ce-dac502259ad0.png

圖6:比特交織前的數據格式(常規FECFRAME的nldpc = 64 800 bit,短FECFRAME的nldpc = 16 200 bit)

表5a給出了常規FECFRAME (= 64 800 bits)的FEC編碼參數,表5b給出了短FECFRAME (= 16 200 bits)的FEC編碼參數。

表5a:編碼參數(常規FECFRAME nldpc = 64800)

fdd6c606-f812-11ed-90ce-dac502259ad0.png

表5b:編碼參數(短FECFRAME nldpc = 16 200)

fe1e9dc8-f812-11ed-90ce-dac502259ad0.png

5.3.1 外碼(BCH)

每個BBFRAME(Kbch)應應用t個糾錯的 BCH (Nbch, Kbch)碼以生成錯誤保護包。nldpc = 64 800的BCH代碼參數見表5a, nldpc = 16 200的BCH代碼參數見表5b。

t個糾錯BCH編碼器的生成器多項式由表6a中nldpc = 64 800和表5b中nldpc = 16200的第一個t多項式相乘得到。

表6a: BCH多項式(對于常規FECFRAMEnldpc = 64 800)

fe4d7d6e-f812-11ed-90ce-dac502259ad0.png

表6b: BCH多項式(對于短FECFRAME nldpc = 16 200)

fe8c2c1c-f812-11ed-90ce-dac502259ad0.png

fed77780-f812-11ed-90ce-dac502259ad0.png

5.3.2 內碼(LDPC)

fef79524-f812-11ed-90ce-dac502259ad0.png

5.3.2.1 常規FECFRAME的內碼

ff2036be-f812-11ed-90ce-dac502259ad0.png

ff46ba8c-f812-11ed-90ce-dac502259ad0.png

ff647072-f812-11ed-90ce-dac502259ad0.png

ff9cbcca-f812-11ed-90ce-dac502259ad0.png

以類似的方式,對于每一組360個新信息比特,從表B.1到B.11中的新行用于查找校驗位累加器的地址。

用完所有信息比特后,得到最終校驗位如下:

ffccba88-f812-11ed-90ce-dac502259ad0.png

表7a:正常幀的q值

fffe831a-f812-11ed-90ce-dac502259ad0.png

001d1fbe-f813-11ed-90ce-dac502259ad0.png

5.3.2.2 短FECFRAME的內碼

00304986-f813-11ed-90ce-dac502259ad0.png

5.3.3 比特交織(僅適用于8PSK, 16APSK和32APSK)

對于8PSK、16APSK和32APSK調制格式,LDPC編碼器的輸出應使用塊交織器進行位交織。數據按列順序寫入交織器,按行順序讀出(首先讀出BBHEADER的MSB,但在8PSK速率3/5的情況下,BBHEADER的MSB在第三讀出),如圖7和圖8所示。

每個調制格式的塊交織器的配置如表8所示。

表8:位交織器結構

00716bfa-f813-11ed-90ce-dac502259ad0.png

009e9314-f813-11ed-90ce-dac502259ad0.png

圖7:8PSK和正常FECFRAME長度的比特交織方案(除3/5外的所有速率)

00d617ee-f813-11ed-90ce-dac502259ad0.png

圖8:8PSK和正常FECFRAME長度的比特交織方案(速率僅為3/5)





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 發生器
    +關注

    關注

    4

    文章

    1300

    瀏覽量

    61027
  • 移位寄存器
    +關注

    關注

    2

    文章

    229

    瀏覽量

    22084
  • FEC
    FEC
    +關注

    關注

    0

    文章

    40

    瀏覽量

    13605
  • PRBS
    +關注

    關注

    0

    文章

    10

    瀏覽量

    2542

原文標題:DVB-S2標準協議:流自適應與FEC編碼

文章出處:【微信號:FPGA算法工程師,微信公眾號:FPGA算法工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    ATSC DVB ISDB標準的區別

    DVB采納,而ATSC對此則不作強制性規定。     (2)系統層和視頻編碼DVB和ATSC標準都采納MP
    發表于 05-30 17:37

    國內外主流DVB-S ,DVB-S2及ISDBT 方案,功能

    國內外主流DVB-S ,DVB-S2及ISDBT廠家,,型號,方案,及功能。第一次發貼,希望對廣大燒友有用。以后再給傳更多更詳細的資料給大家共享! 
    發表于 10-28 10:41

    PCI型衛星電視信號源--DekTec DTA-107S2

    PCI型衛星電視信號源DTA-107S2[/td]一、技術特點兼容DVB-S標準EN300 421,DVB-S2標準EN302 307以及I
    發表于 08-08 17:34

    N5182A信號發生器能生成dvb-s2信號嗎?

    嗨,我想在L-BAND(950Mhz到1950Mhz)中生成DVB-SDVB-S2信號(QPSK,8PSK,16APSK和16QAM)。 N5182A信號發生器能做到嗎?我的目標是通過我的衛星設備
    發表于 08-02 12:10

    采用MSD7S45的海外DVB-S2高清機頂盒方案

      一、方案概述  MSD7S45系列芯片是Mstar推出的支持H265解碼的高安DVB-S2的高清機頂盒方案。芯片內置S2解調器,支持各主流條件接收系統,支持PVR/Timeshit功能,支持各種
    發表于 07-02 17:32

    基于MSD7S01的DVB-S2機頂盒方案

      一、方案概述:  MSD7S01芯片是Mstar推出的極富競爭力的DVB-S2機頂盒方案、芯片內置64MB DDR2S2解調器、支持Biss功能、支持PVR/Timeshit功能
    發表于 07-06 10:09

    如何去實現一種自適應算術編碼?

    自適應算術編碼的基本原理是什么?自適應算術編碼的FPGA實現如何對自適應算術編碼進行仿真?
    發表于 04-30 06:50

    DVB-S/DVB-S2信號發生器 (DVB-S/S2 Si

    SSG500 is the DVB-S2 signal generator built in DVB-S2 modulator and Upconverter in one unit.
    發表于 01-15 11:32 ?52次下載

    基于IP over DVBDVB-H仿真系統

    根據對DVB-H 協議中的關鍵技術—時間切片、多協議封裝及前向糾錯編碼(MPE-FEC)以及相關信道編碼
    發表于 01-11 13:54 ?13次下載

    基于PXA270 和STi710x 的雙CPU DVB-S2

    基于PXA270 和STi710x 的雙CPU DVB-S2標準衛星數字機頂盒方案:本文設計了一款基于PXA270 和STi710x 的雙CPU DVB-S2 標準衛星數字機頂盒方案,
    發表于 01-16 15:35 ?41次下載

    基于PXA270和STi710x的雙CPU DVB-S2標準

    基于PXA270 和STi710x 的雙CPU DVB-S2 標準衛星數字機頂盒方案本文設計了一款基于PXA270 和STi710x 的雙CPU DVB-S2 標準衛星數字機頂盒方案,
    發表于 02-05 22:23 ?46次下載

    自適應算術編碼的FPGA實現

    摘要: 在簡單介紹算術編碼自適應算術編碼的基礎上,介紹了利用FPGA器件并通過VHDL語言描述實現自適應算術編碼的過程。整個
    發表于 06-20 13:40 ?1050次閱讀
    <b class='flag-5'>自適應</b>算術<b class='flag-5'>編碼</b>的FPGA實現

    基于網絡編碼的速率自適應協作介質訪問控制協議

    傳統無線網絡編碼協議在單播傳輸模式中較少考慮速率自適應對網絡性能的改善作用,而利用RTS/CTS握手信號進行信道估計的速率自適應機制則存在開銷大、網絡吞吐性能差等缺陷。為此,提出一種基
    發表于 01-24 14:21 ?0次下載

    DVB-S2標準協議:模式自適應

    該子系統應在DATA FIELD中執行輸入接口、輸入流同步(可選)、空包刪除(僅針對TS輸入流和ACM)、用于錯誤檢測的CRC-8編碼(僅針對分組的輸入流)、輸入流合并(僅針對多個輸入流)和輸入流切片。
    的頭像 發表于 05-08 11:24 ?1291次閱讀
    <b class='flag-5'>DVB-S2</b><b class='flag-5'>標準</b><b class='flag-5'>協議</b>:模式<b class='flag-5'>自適應</b>

    基于MATLAB的DVB-S2端到端示例如何搭建仿真鏈路

    隨著衛星互聯網的興起,我們再次將目光聚集到DVB-S2上。與之相關的還有DVB-S2X和DVB-RCS2等,以及最近幾年提出的5G-NTN。
    的頭像 發表于 05-17 09:07 ?1378次閱讀
    基于MATLAB的<b class='flag-5'>DVB-S2</b>端到端示例如何搭建仿真鏈路
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>