納米壓印，終于走向臺前？

現如今，ASML幾乎成了***的代名詞。尤其是隨著(zhù)EUV、甚至High-NA EUV***的推出，ASML更是獨霸高端***市場(chǎng)。

眾所周知，光刻是芯片制造過(guò)程中最重要、最復雜也最昂貴的工藝步驟，其成本占總生產(chǎn)成本的30%以上，同時(shí)占據了將近50%的生產(chǎn)周期。

數十年來(lái)，在DUV、EUV***的支持下，摩爾定律得到了延續。然而，迭代至今，面對芯片晶體管線(xiàn)寬已趨近物理極限，以及EUV***產(chǎn)能有限、成本高等問(wèn)題，業(yè)界開(kāi)始加強探索繞開(kāi)EUV***生產(chǎn)高端芯片的技術(shù)和工藝。

其中，納米壓印技術(shù)（NIL）走到了臺前。

近日，有消息披露，SK海力士從佳能引進(jìn)了納米壓印設備，目前正在進(jìn)行測試，計劃在2025年左右使用該設備開(kāi)始量產(chǎn)3D NAND閃存，到目前為止的測試結果良好。

這里提到的納米壓印技術(shù)，就是被認為最有可能替代EUV的下一代光刻技術(shù)。

納米壓印技術(shù)如何對標EUV光刻？

納米壓印技術(shù)，即Nanoimprint Lithography（NIL），是一種新型的微納加工技術(shù)。該技術(shù)將設計并制作在模板上的微小圖形，通過(guò)壓印等技術(shù)轉移到涂有高分子材料的硅基板上。納米壓印的分辨率由所用印模板圖形的大小決定，物理上沒(méi)有光刻中的衍射限制，納米壓印技術(shù)可以實(shí)現納米級線(xiàn)寬的圖形。

紫外納米壓印光刻與光學(xué)光刻流程對比

（圖源：果殼硬科技）

可以理解為，納米壓印技術(shù)造芯片就像蓋章一樣，把柵極長(cháng)度只有幾納米的電路刻在印章（掩膜）上，再將印章蓋在橡皮泥（壓印膠）上，實(shí)現圖形轉移后，然后通過(guò)熱或者UV光照的方法使轉移的圖形固化，以完成微納加工的“雕刻”步驟。

納米壓印替代的是光刻環(huán)節，只有光刻的步驟被納米壓抑技術(shù)代替，其他的刻蝕、離子注入、薄膜沉積這些標準的芯片制造工藝是完全兼容的，能很好的接入現有產(chǎn)業(yè)，不用推翻重來(lái)。

光刻技術(shù)的本質(zhì)是掩膜版用于對光刻膠進(jìn)行圖案化，從而實(shí)現圖案化沉積和蝕刻工藝。光刻工藝的最終分辨率由所用光源的波長(cháng)決定。

而如今業(yè)界依賴(lài)的光學(xué)光刻存在諸多局限性：

SDAP、SAQP工藝是二維圖案化解決方案，嚴重限制了設計布局；

由于精度有限，想要將更精密的芯片線(xiàn)路曝光出來(lái)，還需要采用多重曝光技術(shù)；

提高光學(xué)光刻分辨率主要通過(guò)縮短光刻光源波長(cháng)來(lái)實(shí)現，盡管光源已從紫外的436nm、365nm縮短到深紫外（DUV）的193nm和極紫外（EUV）的13.5 nm，但在光學(xué)衍射極限限制下，分辨率極限約為半個(gè)波長(cháng)；

光刻光源波長(cháng)縮短使得光刻設備研制難度和成本成倍增長(cháng)，其成本與規?；芰σ褵o(wú)法與過(guò)去25年建立的趨勢相匹配。

因此，業(yè)界開(kāi)始寄望于納米壓印光刻技術(shù)。

在芯片制造中引入的任何新光刻技術(shù)都必須提供性能優(yōu)勢或成本優(yōu)勢。

與傳統的光刻技術(shù)相比，首先，納米壓印技術(shù)不需要復雜的光路系統和昂貴的光源，可以大幅降低制造成本。

另外，納米壓印的模板比***用的掩膜版圖案設計更簡(jiǎn)單，壓印出來(lái)的圖案尺寸完全由模板上的圖案決定，所以不會(huì )受到傳統光刻膠技術(shù)中光源波長(cháng)、光學(xué)衍射的限制和影響。與光刻設備產(chǎn)生的圖案相比，納米壓印技術(shù)忠實(shí)地再現了更高分辨率和更大均勻性的圖案。

同時(shí)，納米壓印技術(shù)只要預先在掩膜上制作好圖案，即使是復雜結構也能一次性形成，同時(shí)也避免了傳統光刻工藝中的多次重復曝光，進(jìn)一步提升了成本優(yōu)勢。據日經(jīng)中文網(wǎng)報道，納米壓印能省掉成本巨大的光刻工序的一部分，與極紫外光刻相比，能將該工序的制造成本降低4成，耗電量降低9成。

此外，納米壓印技術(shù)在三維立體結構加工方面有著(zhù)它獨特的優(yōu)勢，傳統的光刻技術(shù)都是基于二維平面的加工方式，三維結構獲取比較困難，同時(shí)可控性較差，但是對于納米壓印技術(shù)，只要制作成模板，就可以批量生產(chǎn)三維產(chǎn)品。

納米壓印技術(shù)，突破與挑戰并存

1995年，華裔科學(xué)家周郁（Stephen Chou）教授首次提出納米壓印概念，從此揭開(kāi)了納米壓印制造技術(shù)的研究序幕。

到2003年，納米壓印作為一項微納加工技術(shù)，被納入國際半導體技術(shù)藍圖（ITRS）。

2009年，美國從事納米壓印基礎技術(shù)研發(fā)的Molecular Imprints公司（MII）曾規劃將NIL技術(shù)用于32nm邏輯節點(diǎn)生產(chǎn)制造。但進(jìn)展也未及預期——據說(shuō)是因為生產(chǎn)速度慢，而且缺陷率高，資金問(wèn)題也成為MII發(fā)展技術(shù)的掣肘。

五年后的2014年，佳能收購了MII。實(shí)際早在十年前，佳能從2004年就開(kāi)始一直秘密研發(fā)納米壓印技術(shù)，直到收購MII公司，將其更名為Canon Nanotechnologies，從而進(jìn)入NIL市場(chǎng)。

此后，佳能與東芝聯(lián)合開(kāi)發(fā)NIL技術(shù)——東芝（2019年，東芝儲存器改名為鎧俠）很早就想將NIL用在平面NAND閃存制造上。不過(guò)似乎193nm光刻和多重曝光就能將NAND單元尺寸從120nm縮減到1xnm節點(diǎn)；然而到這個(gè)節點(diǎn)，原有工藝就很難再實(shí)現存儲單元和浮柵的微縮。

因此，NAND開(kāi)始向3D化演進(jìn)，東芝對于NIL技術(shù)的應用也有了轉向。大約五六年前，東芝稱(chēng)非易失性存儲器件的光刻需求，正從更高分辨率走向更低的成本，所以計劃在3D NAND時(shí)代應用NIL。

也大概是自此之后，一直有佳能將納米壓印技術(shù)用于量產(chǎn)存儲芯片的新聞。

據了解，佳能最新的納米壓印設備的參數指標不錯，套刻精度為2.4nm/3.2nm，每小時(shí)可曝光超過(guò)100片晶圓，納米壓印技術(shù)已經(jīng)達到3D NAND大規模生產(chǎn)水平和要求。

上文也提到，除了鎧俠之外，SK海力士也從佳能購買(mǎi)了納米壓印設備，正在進(jìn)行用于3D NAND型閃存生產(chǎn)工程的測試，這也被認為是業(yè)界最尖端制造工藝中使用的EUV***的下一代設備。

有業(yè)內人士表示：“與EUV相比，納米壓印技術(shù)形成圖案的自由度較低，因此預計將優(yōu)先用于生產(chǎn)維持一定圖案的NAND型閃存?！盨K海力士開(kāi)始采購設備也是因為這個(gè)原因?！比绻{米壓印設備實(shí)現商用化，以SK海力士為首的NAND閃存企業(yè)將能夠提高從200層開(kāi)始的工序難度越來(lái)越高的3D NAND閃存領(lǐng)域的生產(chǎn)效率。

另一方面，存儲芯片巨頭三星電子也為了解決引進(jìn)多圖案工藝導致的成本上升問(wèn)題，迅速導入了EUV***，除此之外還開(kāi)發(fā)了包括納米壓印技術(shù)在內的3-4種解決方案。

除了在NAND閃存領(lǐng)域的探索外，佳能正在嘗試將NIL技術(shù)應用到DRAM和CPU等邏輯芯片上。

針對DRAM方面，佳能一直在不斷改進(jìn)套刻精度。使用POI 控制技術(shù)、晶圓區卡盤(pán)控制、精細掩膜等方式有助于改善套刻精度。

圖源：佳能

高級的NIL工具和掩膜相結合可以為許多不同的應用提供多種解決方案，佳能展示了2.3nm套刻精度應用于各種新技術(shù)，主要用在DRAM方面。

在芯片領(lǐng)域，納米壓印光刻更擅長(cháng)制造3D NAND、DRAM等存儲芯片，與微處理器等邏輯電路相比，存儲制造商具有嚴格的成本限制，且對缺陷要求放寬，納米壓印光刻技術(shù)與之較為契合。

據佳能在納米壓印設備未來(lái)路線(xiàn)圖顯示，應用將從3D NAND存儲芯片開(kāi)始，逐漸過(guò)度到DRAM，最終實(shí)現CPU等邏輯芯片的制造。

圖源：佳能

據了解，佳能目前量產(chǎn)的納米壓印設備，能用于生產(chǎn)15納米的芯片，預計到2025年，能進(jìn)一步研發(fā)出生產(chǎn)5納米芯片的設備。初期將率先導入生產(chǎn)NAND、DRAM等，未來(lái)還有望導入應用在PC和手機中的需要高階先進(jìn)制程的邏輯IC生產(chǎn)。

為了實(shí)現這一目標，佳能日前在法說(shuō)會(huì )上提出將在日本斥資逾500億日圓，擴增其微影設備產(chǎn)能，佳能表示該廠(chǎng)房將于2023年興建，預計從2025年開(kāi)始營(yíng)運。該工廠(chǎng)除了生產(chǎn)其現有的***系列產(chǎn)品，還將生產(chǎn)納米壓印光刻設備。

此前，佳能和鎧俠、DNP（大日本印刷）在納米壓印技術(shù)上就有了不少的合作。DNP 2015年據說(shuō)是建立了納米壓印模板（template）的商業(yè)化生產(chǎn)系統；而東芝是2016年宣布計劃用納米壓印來(lái)造NAND閃存。

可見(jiàn)，從設備試產(chǎn)、晶圓廠(chǎng)試運行，再到新廠(chǎng)生產(chǎn)線(xiàn)投產(chǎn)設備，日企欲通過(guò)半導體“納米壓印技術(shù)”來(lái)追趕ASML的腳步。

此外，目前這一技術(shù)方向的其他設備供應商還包括Nanonex、EVG、SUSS MicroTec、Obducat等歐美公司。

EVG公司日前宣布與凸版印刷分拆成立的光掩膜子公司Toppan Photomask合作，共同開(kāi)發(fā)NIL 技術(shù)，進(jìn)一步加速其在光學(xué)微納制造領(lǐng)域應用。納米壓印工藝設備提供商與納米壓印母版制造商之間的首次合作是該行業(yè)的巨大成就，將幫助行業(yè)迅速擴大納米壓印作為先進(jìn)光學(xué)設備的大規模生產(chǎn)技術(shù)和組件。

從1995年至今，經(jīng)過(guò)不斷的改進(jìn)和技術(shù)突破，納米壓印技術(shù)已經(jīng)被應用到LED、屏幕顯示、DNA測序、AR/VR、傳感等領(lǐng)域。

但應用于集成電路制造，尚處于產(chǎn)業(yè)化初期階段。目前，納米壓印技術(shù)在ITRS中被列為下一代32nm、22nm和16nm節點(diǎn)光刻技術(shù)的代表之一。經(jīng)過(guò)近30年的研究，納米壓印技術(shù)已經(jīng)在許多方面有了新進(jìn)展，國內外半導體設備制造商、材料商以及工藝商紛紛開(kāi)始涉足這一領(lǐng)域。

芯片制造領(lǐng)域，納米壓印技術(shù)挑戰仍在

雖然前面提到了不少納米壓印技術(shù)的優(yōu)勢，甚至被奉為新的行業(yè)希望，但是納米壓印技術(shù)距離大規模商業(yè)化量產(chǎn)還有一些短板沒(méi)有補足。

良品控制：納米壓印由于是晶圓和掩膜直接接觸，容易出現電路上混入細小垃圾和灰塵等的殘次品，要實(shí)現實(shí)用化，必須進(jìn)行制造技術(shù)和運用方面的改良。

模板壽命低，更換成本高：不管是DUV光刻、EUV光刻還是納米壓印，最貴的耗材都是掩膜版或者壓印模板。納米壓印的模板，因為是需要直接接觸壓印膠工作的，在接觸的過(guò)程中，難免會(huì )有各種各樣的損傷或者污染，縮短模板壽命。

對準復雜：壓印模板需要與承載壓印膠的基臺精確對準與貼合，需要精密的機械裝置配合檢測設備實(shí)施壓印過(guò)程。然而現有納米壓印設備在平行與垂直對準方面缺少高精密的調準機構。雖然我們可以沿用紫外光刻上的光學(xué)對準、或者莫爾條紋技術(shù)做對準，但是納米壓印不僅有固化、還有垂直方向的壓印運動(dòng)過(guò)程，所以會(huì )帶來(lái)多方向的偏差。

這幾個(gè)問(wèn)題，其實(shí)不能全說(shuō)是納米壓印技術(shù)的問(wèn)題，降低工藝成本、提高良品率和提高生產(chǎn)效率對于發(fā)展初期的***來(lái)說(shuō)也是同樣要面對的問(wèn)題，任何一項技術(shù)從實(shí)驗室走向成熟，都會(huì )面對這些問(wèn)題，都需要在發(fā)展過(guò)程中解決這些問(wèn)題。

NIL能否替代EUV光刻？

回顧芯片光刻產(chǎn)業(yè)歷程，21世紀的前20年里，由于全球芯片產(chǎn)業(yè)鏈條在浸入式DUV、EUV等投影式光刻技術(shù)的持續巨大投入，投影式光刻成為IC制造的主流技術(shù)，誕生了荷蘭ASML光刻設備巨頭，以及應用層面的臺積電、三星等國際芯片加工企業(yè)，納米壓印光刻逐漸退出IC制造技術(shù)的競爭，進(jìn)入沉默期。

而隨著(zhù)產(chǎn)業(yè)向前發(fā)展，DUV、EUV***等系統復雜度、技術(shù)瓶頸和成本問(wèn)題等日益突出，納米壓印技術(shù)似乎又迎來(lái)了新的目光。

根據Gartner提出的新科技技術(shù)成熟度曲線(xiàn)，綜合技術(shù)發(fā)展歷程中的專(zhuān)利、論文、市場(chǎng)情報等數據，以年度和期望值維度，繪制了納米壓印技術(shù)產(chǎn)業(yè)化曲線(xiàn)。

納米壓印技術(shù)產(chǎn)業(yè)化曲線(xiàn)

科技誕生觸發(fā)期：自1995年納米壓印技術(shù)提出后，引起學(xué)術(shù)界和產(chǎn)業(yè)界廣泛關(guān)注和跟進(jìn)，目前領(lǐng)先的技術(shù)和設備提供商大多在這一階段進(jìn)入。

期望膨脹期：2003年，納米壓印技術(shù)首次納入國際半導體藍圖（ITRS），技術(shù)的研究和期望進(jìn)入高潮，這一時(shí)期，納米壓印相關(guān)設備被科研機構大量采購。

泡沫化低谷期：受制于工藝不成熟，產(chǎn)業(yè)化不及預期。一批企業(yè)倒閉或被收購，標志性事件是2014年佳能收購MII。但是這段時(shí)間，納米壓印大面積、連續生產(chǎn)的相關(guān)技術(shù)被開(kāi)發(fā)出來(lái)，在生產(chǎn)光子晶體LED芯片領(lǐng)域實(shí)現產(chǎn)業(yè)化。

穩步爬升光明期：技術(shù)工藝逐步突破，在LED、微流控、MEMS、AR等領(lǐng)域實(shí)現產(chǎn)業(yè)化應用。國內企業(yè)也加大納米壓印技術(shù)的研發(fā)和應用布局。

產(chǎn)業(yè)化成熟期：2021年后，隨著(zhù)工藝成熟和下游應用領(lǐng)域的突破發(fā)展，納米壓印技術(shù)或將迎來(lái)大面積產(chǎn)業(yè)化。

TechNavio數據顯示，2026年納米壓印市場(chǎng)有望達到33億美元，2021年至2026年年復合增長(cháng)率可達17.74%。納米壓印市場(chǎng)雖然沒(méi)有想象中那樣大，但整體正逐漸走強。

納米壓印技術(shù)有著(zhù)其獨特的優(yōu)勢，也有相對應的缺點(diǎn)，在未來(lái)的科研生產(chǎn)中，需要進(jìn)一步的優(yōu)化工藝條件，幫助拓展改進(jìn)納米壓印技術(shù)的應用。

最后回到本篇內容的核心——在芯片制造領(lǐng)域，雖然日本最早完成實(shí)踐，但能否替代EUV光刻呢？

老實(shí)來(lái)講，難度是非常大的，除非臺積電、三星、英特爾、SK海力士等行業(yè)大廠(chǎng)放棄成熟技術(shù)轉戰納米壓印技術(shù)。其實(shí)從行業(yè)動(dòng)態(tài)也能看到，每隔幾年都會(huì )有納米壓印光刻即將突破的消息，但每次又延后進(jìn)入產(chǎn)業(yè)的時(shí)間。

一切信號都在表明這項技術(shù)的不容易。但未來(lái)，當光學(xué)光刻真正達到極限難以向前時(shí)，納米壓印技術(shù)或將是一條值得期待的路線(xiàn)，而那時(shí)，芯片制造或許也會(huì )迎來(lái)全新的范式，一切都會(huì )被顛覆。

畢竟，沒(méi)有一種技術(shù)能夠長(cháng)期存在，倘若有，那也只是因為人們還沒(méi)有來(lái)得及發(fā)現新的東西來(lái)取代它而已。

審核編輯 ：李倩